4位输入数据一般数值比较器电路设计.docxVIP

4位输入数据一般数值比较器电路设计 4位输入数据一般数值比较器电路设计 4位输入数据一般数值比较器电路设计 课 程 设 计 报 告 课程名称 数字逻辑课程设计 课 题 4 位输入数据的一般数值的比较 电路的设计 专 业 计算机科学与技术 班 级 计算机 1202 学 号 0202 姓 名 周逢露 指导教师 刘洞波 陈淑红 陈多 2013 年 12 月 13 日 课程设计任务书 课程名称 数字逻辑课程设计 课 题 4 位输入数据的一般数值 比较电路的设计 专业班级 计算机科学与技术 学生姓名  周逢露 学 号  0202 指导老师  刘洞波  陈淑红  陈多 审 批  刘洞波 任务书下达日期： 2013 年 12 月 13 日 任 务 完 成 日 期 ： 2014 年 01 月 21 日 一 、 设 计 内 容 与 设 计 要 求 1．设计内容： 本课程是一门专业实践课程，学生必修的课程。其目的和作用是使学生能将已学过的数字电 子系统设计、 VHDL程序设计等知识综合运用于电子系统的设计中， 掌握运用 VHDL 或许 Verilog HDL设计电子系统的流程和方法，采纳 Quartus II 等工具独立应当达成 1 个设计题目的设计、 仿真与测试。增强和培育学生对电子系统的设计能力 , 培育学生理论联系实质的设计思想，训练 学生综合运用数字逻辑课程的理论知识的能力，训练学生应用 Quartus II 进行实质数字系统设 计与考证工作的能力，同时训练学生进行芯片编程和硬件试验的能力。 题目一 4 线 -16 线译码器电路设计； 题目二 16 选 1 选择器电路设计； 题目三 4 位输入数据的一般数值比较器电路设计 题目四 10 线 -4 线优先编码器的设计 题目五 8 位全加器的设计 题目六 RS 触发器的设计； 题目七 JK 触发器的设计； 题目八 D 触发器的设计； 题目九 十进制同步计数器的设计； 题目十 T 触发器的设计； 每位同学依据自己学号除以 10 所得的余数加一，选择相应题号的课题。 参照书目 1 EDA技术与 VHDL程序开 雷伏容，李俊，尹 清华大学第一版 2010 TP312VH/36 发基础教程 霞 社 978-7-302-22416-7 2 清华大学第一版 2006 TN702/185 VHDL电路设计 雷伏容 社 7-302-14226-2 3 王道宪贺名臣 国防工业第一版 2004 TN702/62 VHDL 电路设计技术 刘伟 社 7- 4 7-81065 7-81065-290-7 2000 TP312VH/1 VHDL 适用技术 潘松，王国栋 5 北京理工大学 7-900625 7-900625-02-X 1999 TP312VH/3 VHDL 语言 100 例详解 ASIC 研究所 6 王毅相同 人民邮电第一版 2000 W38V VHDL编程与仿真 社 7- 7 邢建平 曾繁 清华大学第一版 2005 TP312VH/27/3 VHDL程序设计教程 泰 社 7-302-11652-0 课程设计报告规范 课程设计报告应包含以下几个部分 功能描绘 说明设计器件的功能，包含真值表（功能表） ，函数表达式，逻辑电路图 详尽设计 依据 VHDL语言开发流程写出整个开发的详尽过程， 能够依据以下步骤适合导出程序，程序界面截图到课程设计报告对应模块。 基本设计流程以下： ① 工程管理：新建工程，工程管理； ② 源文件输入： VHDL程序或许原理图的设计，内嵌模块的调用； ③ 综合、编译：检查语法，连结错误，生成综合后网表； ④ 功能仿真：综合后的功能仿真； ⑤ 简单拘束：管脚分派， I/O 特色拘束，简单的时序拘束； ⑥ 全编译：软件自动达成布局布线，生成最后编程文件； ⑦ 时序仿真：带延时的和实质状况特别凑近的时序仿真； ⑧ 编程：下载到硬件中间。 调试分析以及设计意会 仿真或程序下载调试（附界面截图） 。 设计过程中碰到的问题以及解决问题的方法。 课程设计过程经验教训、心得意会。 书写格式 见附加说明。 附录 参照书目 源程序清单（带说明） 核查方式 指导老师负责查收程序的运转结果，并联合学生的工作态度、实质着手能力、 创新精神和设计报告等进行综合考评，并按优异、优异、中等、及格和不及格五个 等级给出每位同学的课程设计成绩。详尽核查标准包含以下几个部分： 平常出勤 （占 10%） 系统需求分析、功能设计、数据构造设计及程序整体构造合理与否 （占 10% 程序能否圆满、正确地运转，个人能否独立、娴熟地调试程序（占40%） 设计报告（占 30%） 注意：不得剽窃别人的报告（或给别人剽窃） ，一旦发现，成绩为零分。 独立达成状况（占 10%）。 课程设计查收要求 运转