SMT实装电路板可测性的设计.docx

１． １． ２． ３． ４． TESTABILITY SMT实装电路板可测性的设计参考 对电路板可测性的要求： SMT的基板测试设计要求比传统元件的要求更加严 格。其原因如下： １． 被动零件的体积太小，且无引线。 ２． SMT的半导体用大量的 50mil( 甚至更小 ) 的 IC 引脚代替 100mil 。 ３． 单位面积内的零件密度增加，使零件放置得更紧密，且大量地采用两面贴 着零件。 ４． 缺乏可提供测试的途径。 SMT的基板测试不如传统的生产方式那样方便， 能自动地在焊接面（ SOLDER SID）E 直接提供测试。 因此在电路板设计未完成之前，应该考虑到可测性（ TESTABILITY） 和可生 产性 (PRODUCTABILITY 可测性必须在产品发展早期阶段就考虑到 如依照可测试性的要求，电路将保证其测试性。但偏移了设计参考的指引或 没有考虑到可测试性，虽不会妨碍生产，但一定会造成如下情况： 增加故障修理的时间。 提供不准确的测试结果。 测试效率较低或测试应用较差。 使用令人不满意的替代方法。 最后的结果是 增加生产费用，产生效益较低。但增加的成本不能转嫁 到消费者身上，否则公司的竞争力将会衰退 。 此设计参考目的是：提供讯息给基板设计者；同时也可用到表面贴着技术 上的治具制作。希望提供对测试性的保证及 FUNCTIONA IN-CIRCUIT 测试方 法之最小限度的规则。 对可测试性的考虑，可分为两个方向讨论： 一． 探测性的考虑（ PROBING） 二． 电气设计的考虑（ ELECTRICA）L Ａ．探测性的考虑（ Probing Consideration ） 在下列的第一项参考中，所说明的是影响探针与待测物（ Device Under Test）DUT实际接触的最大可能因素。 误插的分析尺寸是单点探针 （Spear Head）、 探针与贴着处 （Mounting ）之间的最严重情况、有关于 DUT放置排列上的误差、 及测试点的直径。 但是，没有考虑统计分析接触上的错误，因为在作任何测试点上的接触错 失所形成的误差是不被接受及造成测试无效。 在较大的 PC板中， 下列的错误差将比小的基板更不容易控制。 距离误差直 接地增加以达到与小基板相同，可靠的接触探针。 参考一 提供精确的定位孔 Ａ．由 DUT DATUM至 TEST PAD的误差应在± 0.05 mm内。 定位 PIN 的位置要严格要求 , 且每个固定 PIN 皆要求减小此项误差，如果 基板是整片的制造后再分开， DATU就必需设定在主板及各块单独的基板上。 DATUM孔至少要两个，要精确的设定在主板上，用以提供生产的精确度及随后 的测试与可能的熏工（ REWOR）K。如果有空间考虑，则可将 DATUM孔放在可分离 的 Tabs 上以提供制造的组立工作及 DUT的测试。 在装配零件、 放置基板测试上， 一定要采用相同的 DATUM孔以证探针的准确性。 Ｂ．至少在 DUT上放置二个以上的定位孔，距离越远越好，每个孔的误差应 在±0.05 mm。 定位孔最好在相对的对角线上，以取得最好的探测精度，同时必须在第一 阶段的钻孔作业中执行。定位孔不可以基板的边缘定位，因为基板外型的距离 通常是无精确的控制以取得精确的 DATU。M 定位应该至少为 3.1mm的直径孔，使治具能稳定的维持及校正基板。如果 需要用到双面治具的方式时，定位孔必须够长，以穿过治具的压板。 Ｃ．定位孔的直径误差必须在＋ 0.08mm和-0.01mm以内。 最好采用非金属的定位孔（不镀锡或金）以减少因焊锡的增厚而不能达到 的公差要求。喷锡或镀金的贯穿孔是非常难控制的。 PC BOARD DATUM POINT TOL ± .002 ” TOOLING (.05mm) TOL ± .002 ” HOLE (.05mm) TOL ±.002 TESTPAD (.05mm) 图一 定位的误差示意图 参考二 测试点的直径不可小于 0.89/1.00mm。 采用参考一的误差范围，此为保证探针接触性的最小测点的直径。影响测试 点的因素有 : 定位的精确性、基板制造程序、基板大小的物理性。如采用较小的基