2021年数字秒表课程设计报告.pdfVIP

下载本文档

9
0
约4.25万字
约 29页
2021-11-03 发布于四川
举报
版权申诉

2021年数字秒表课程设计报告.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

- - 摘要当前电子系统的设计正朝着速度快，容量大，体积小，质量轻，用电省的方向开展。推动该潮流迅速开展的决定性因素就是使用了现代化的 EDA [1]设计工具。本论文先确定了系统的逻辑功能，建立算法流程，选择电路构造，然后确定并设计电路所需的数据处理以及控制模块，在 Quartus II[1]上以超高速硬件描述语言 VHDL 为系统逻辑描述方法完成了数字计时器所需的设计与顶层设计，利用计算机的强大运算能力在 Quartus II 上对用 VHDL 建模的复杂数字逻辑进展编译，自动综合地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑行局布线、逻辑仿真，生成符合要求且在电路构造上可以实现的数字逻辑网表〔 Netlist〕，根据网表和某种工艺的器件自动生成具体电路，然后生成该工艺条件下这种具体电路的延时模型，通过本设计对数字系统自动化的根本概念、根本原理、特性及实现方法都有了较好的了解和理解，同时锻炼了计算机应用能力和 VHDL 语言的编程能力和 Quartus II 的使用能力，本设计圆满完成了用 VHDL 语言设计 1/100 秒数字计时器并仿真。关键词：电子设计自动化；超高速集成电路硬件描述语言；数字系统设计 - - word.zl- - - - - - - - - - - - - - 精品pdf资料可编辑资料第 1 页，共 29 页 - - - - - - - - - - - - - - - - 目录第 1 章绪论 1 1.1 课题的研究背景 1 1.2 课题的研究目的 2 1.3 主要工作条件 2 1.4 硬件描述语言—— VHDL2 1.4.1 VHDL 的简介 2 1.4.2 VHDL 语言的特点 3 1.4.3 VHDL 的设计流程 4 第 2 章设计思想与方案论证 4 2.1 设计思想 4 2.2 设计要求 (秒表的功能描述 )5 第 3 章系统设计