如何用FPGA实现算法的硬件加速.pdfVIP

如何用 FPGA 实现算法的硬件加速 QQ 群： 2008-08-06 19:21 当设计者试图从算法中获得最佳性能但软件方法已无计可施时， 可以尝试通过硬件 / 软件重新 划分来进行加速。 FPGA 易于实现软件模块和硬件模块的相互交换，且不必改变处理器或进 行板级变动。本文阐述如何用 FPGA 来实现算法的 硬件加速 。 如果想从代码中获得最佳性能，方法包括优化算法、使用查找表而不是算法、将一切都转换 为本地字长尺寸、 使用注册变量、 解开循环甚至可能采用汇编代码。 如果所有这些都不奏效， 可以转向更快的处理器、采用一个不同的处理器架构，或将代码一分为二通过两个处理器并 行处理。不过，如果有一种方法可将那些对时间有严格要求的代码段转换为能够以 5-100 倍速 度运行的函数调用，而且如果这一方法是一种可供软件开发之用的标准工具，这可信吗？现 在，利用 可编程逻辑 作为硬件加速的基础可使这一切都变成现实。 图1：带定制指令的 可配置处理器 架构。 低成本可编程逻辑在嵌入式系统中应用得越来越普遍，这为系统设计者提供了一个无需对处 理器或架构进行大的改动即可获得更高性能的可选方案。可编程逻辑可将计算密集型功能转 换为硬件加速功能。从软件的角度看，这只是简单地将一个函数调用做进一个定制的硬件模 块中，但运行速度要比通过汇编语言优化的相同代码或将算法转换为查找表要快得多。 硬件加速 首先探讨一下什么是硬件加速， 以及将算法作为定制指令来实现与采用硬件外围电路的区别。 硬件加速是指利用硬件模块来替代软件算法以充分利用硬件所固有的快速特性。从软件的角 度看，与硬件加速模块接口就跟调用一个函数一样。唯一的区别在于此函数驻留在硬件中， 对调用函数是透明的。 取决于算法的不同，执行时间最高可加快 100倍。 硬件在执行各种操作时要快得多，如执行复 杂的数学功能、将数据从一个地方转移到另一个地方，以及多次执行同样的操纵。本文后面 将讨论一些通常用软件完成的操作，经过硬件加速后这些操作可获得极大的性能提高。 如果在系统设计中采用 FPGA ，那么在设计周期的任何时候都可以添加定制的硬件。设计者 可以立刻编写软件代码，并可在最终定稿之前在硬件部分上运行。此外，还可以采取增量法 来决定哪部分代码用硬件而不是软件来实现。 FPGA 供应商所提供的开发工具可实现硬件和 软件之间的无缝切换。 这些工具可以为总线逻辑和中断逻辑生成 HDL 代码， 并可根据系统配 置定制软件库及 include 文件。 带一些 CISC 的 RISC 精简指令集计算 (RISC) 架构的目标之一即是保持指令简单化，以便让指令运行得足够快。这 与复杂指令集计算 (CISC) 架构正好相反，后者一般不会同样快地执行指令，但每个指令可完 成更多处理任务。这两种架构应用得都很普遍，而且各有所长。 如果能根据特定的应用将 RISC 的简单和快速特性与 CISC 强大的处理能力结合起来， 岂不两 全其美？其实这正是硬件加速所要做的。加入为某种应用而定制的硬件加速模块可以提高处 理能力，并减少代码复杂性和密度，因为硬件模块取代了软件模块。可以这么说，是用硬件 来换取速度和简单性。 定制指令和硬件外围电路方式 有两种硬件加速模块实现方式。其一是定制指令，它几乎可在每一个可配置处理器中实现， 这是采用可配置处理器的主要优点。如图 1所示，定制指令是作为算术逻辑单元 (ALU) 的扩展 而添加的。处理器只知道定制指令就像其它指令一样，包括拥有自己的操作代码。至于 C 代 码，宏可自动生成，从而使得使用该定制指令跟调用函数一样。 如果定制指令需要几个时钟周期才能完成，而且要连续调用它，则可以流水线式定制指令来 实现。这样可在每个时钟周期产生一个结果，不过开始时有些延迟。 硬件加速模块的另一种实现方式是硬件外围电路。