第五章触发器.ppt

表5-3 SR触发器功能真表 返回 S R 说明 0 0 0 0 0 1 0 1 = 维持原态 0 0 1 1 0 1 0 0 =0 置“0”态 1 1 0 0 0 1 1 1 =1 置“1”态 1 1 1 1 0 1 不定 状态不定 图5-6 SR触发器次态卡诺图 返回 表5-4 SR触发器激励表 返回 S R 0 × 1 0 0 1 × 0 图5-7 SR触发器状态图 返回 表5-5 D触发器功能真值表 返回 D 说明 0 0 0 1 0 0 =0 1 1 0 1 1 1 =1 表 5-6 D触发器激励表 返回 D 0 1 0 1 图5-9 D触发器状态图 返回 图5-8 同步式D触发器逻辑图 返回 表 5.7 JK触发器功能真值表 返回 J K 说明 0 0 0 0 0 1 0 1 = 维持 0 1 0 1 0 1 0 0 =0 置“0” 1 0 1 0 0 1 1 1 =1 置“1” 1 1 1 1 0 1 1 0 = 与原状态相反 表5.8 JK触发器激励表 返回 J K 0 X 1 X X 1 X 0 图5-10 同步式JK触发器逻辑图 返回 图5-11 JK触发器状态图 返回 表5-9 T触发器功能真值表 返回 T 说明 0 0 0 = 0 1 1 1 0 1 = 1 1 0 表5-10 T触发器激励表 返回 T × 1 1 × 图5-12 T触发器逻辑图 返回 图5-13 T触发器状态图 返回 图5-14 同步式D触发器 返回 图 5-15 波形图 返回 图5-17 主从JK触发器逻辑图 返回 表5-11 7474 D触发器功能真值表 返回 输入 输出 D CP 0 0 × × 1 1 0 1 × × 1 0 1 0 × × 0 1 1 1 1 ↑ 1 0 1 1 0 ↑ 0 1 表5-12 74112 JK触发器功能真值表 返回 输入 输出 J K CP 0 0 × × × 1 1 0 1 × × × 1 0 1 0 × × × 0 1 1 1 0 0 ↑ 1 1 0 1 ↑ 0 1 1 1 1 0 ↑ 1 0 1 1 1 1 ↑ 图5-19 7474双D触发器引脚图 返回 （a）引脚图 （b）逻辑符号 图5-20 74112 双JK触发器引脚图 返回 （a）引脚图 （b）逻辑符号 图5-21 D触发器 返回 图5-22 波形图 返回 图5-23 逻辑电路 返回 图5-24 波形图 返回 表5-13 功能真值表 返回 CP 电平指示灯 L4 L3 L2 L1 数码显示 0 0 0 1 0 0 0 1 0 1 0 0 1 1 2 0 1 0 0 3 0 1 0 1 4 0 1 1 0 5 0 1 1 1 6 1 0 0 0 7 1 0 0 1 8 1 0 1 0 9 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 图5-25 JK触发器转换为D触发器的逻辑图 返回 图5-26 D触发器转换为JK触发器的逻辑图 返回 图5-27 D触发器转换为T触发器 返回 第5章 触发器 5.1 概述 5.2 基本触发器 5.3 触发器的逻辑功能 5.4 时钟触发器的结构及触发方式 5.5 集成触发器及其应用 5.1 概述 在数字系统中不但需要对“0”、“1”信息进行算术运算和逻辑运算，还需要将这些信息和运算结果保存起来。为此，需要使用具有记忆功能的单元电路。能够存储0、1信息的基本单元电路称为触发器（Flip-Flop）。 触发器属于双稳态电路。任何具有两个稳定状态且可以通过适当的信号注入方式使其从一个稳定状态转换到另一个稳定状态的电路都称为触发器。所有触发器都具有两个稳定状态，但使输出状态从一个稳定状态翻转到另一个稳定状态的方法却有多种，由此构成了具有各种功能的触发器。 按照触发信号的控制类型，触发器可分为两种类型。 一类是非时钟控制触发器 它的输入信号可在不受其他时钟控制信号的作用下，按某一逻辑关系改变触发器的输出状态；另一类是时钟控制触发器，它必须在