数字系统设计与PLD应用第二章.pptVIP

第三十一页，共七十二页。 第三十二页，共七十二页。 第三步 确定控制信号的时序 ?? 在画出数据处理单元逻辑电路图的基础上，列出数据处理单元所需的控制信号的时序表. 第三十三页，共七十二页。 例2-9: 试设计四位乘法器的数据处理单元. 需3个寄存器 RA, RB 和 RP分别存放被乘数A、乘数B和乘积（部分积〕P。 需要1个计数器记录循环次数。 需要1个四位 并行加法器。 部分积P 的移位可通过移位寄存器实现。 B1～B4的检测也可以采用移位寄存器将4位并行数据逐位串行移出检查。 第三十四页，共七十二页。 乘法器数据处理单元的逻辑框图 第三十五页，共七十二页。 乘法器数据处理单元的逻辑电路图 第三十六页，共七十二页。 数据处理单元所需的控制信号及其时序 步骤 操作 控制信号 1 Wait END=1 2 i←0，P←0 输入A, B CR=0 CA=CB1=CB0=1 3 i←i+1 P←P+A CC=1 CM1=CM0=1 4 右移P CM0=CB0=1 第三十七页，共七十二页。 数据处理单元所需的控制信号及其时序 步骤 操作 控制信号 1 Wait END=1 2 i←0，P←0 输入A, B CR=0 CA=CB1=CB0=1 3 i←i+1 P←P+A CC=1 CM1=CM0=1 4 右移P CM0=CB0=1 第三十八页，