第8章输入输出设备及系统.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
8.5.2 程序查询方式 一个数据传送过程由3个环节组成: (1)CPU从接口中读取状态字; (2)CPU检测状态字的对应位是否满足“就 绪”条件,如果不满足,则回到前一步继续 读取状态字; (3)如状态字表明外设已处于“就绪”状态, 则传输数据。 第三十页,共六十七页。 图8-15 查询方式输入的接口电路图 M/ 数据总线 READY 三态缓冲器 三态缓冲器 地址 译码 R D Q +5V 选通 数据 输入设备 锁存器 地址 总线 第三十一页,共六十七页。 图8-16 查询方式输出的接口电路图 选通信号 数据 R 数据总线 输出数据 OBF 数据锁存器 BUSY 三态缓冲器 +5V CP Q D 端 口 译 码 M/ 第三十二页,共六十七页。 8.5.3 程序中断方式 1.中断方式的提出 在中断传送方式下,外设具有申请CPU服务的主动权,当输入设备将数据准备好或输出设备可以接收数据时,外设就可以向CPU提出中断请求,使CPU暂时停下目前的工作而和外设进行一次数据传输,等输入操作和输出操作完成之后,CPU继续进行原来的工作。 第三十三页,共六十七页。 图8-18 中断方式输入的接口电路图 D7~D0 地址总线 三态缓冲器 地址 译码 数据 输入设备 锁存器 中断 请求 D Q R +5V 中断 屏蔽 — 触发 器 选通 第三十四页,共六十七页。 2.中断源 重新启动中断 机器检验出错中断。 程序性错误引起的中断。 访问管理程序中断。 外部事件中断。 输入输出中断。 第三十五页,共六十七页。 3.中断优先级 一般来讲,中断优先级考虑以下一些因素: 中断源的紧急程度。 设备的工作速度。 数据恢复的难易程度。 第三十六页,共六十七页。 图8-19 按照中断优先级响应中断请求实例 第三十七页,共六十七页。 4.中断处理过程 一般的中断处理过程包括 中断条件判断 确定响应中断 识别中断源 保护断点 保护现场 执行中断服务 恢复断点和现场 中断返回 其处理过程如下图所示 第三十八页,共六十七页。 图8-20 中断处理过程 设备控制器或其它 设备发出中断请求 处理器结束 当前执行的指令 处理器发出中断 确认信号 处理器将 PSW和PC压栈 处理器装入新的PC值(中断入口) 保存其余的 处理机状态信息 处理中断 恢复处理机 状态信息 恢复原 PSW和PC的值 中断返回 第三十九页,共六十七页。 5.中断源的识别方法 (1)软件查询法 当处理机发现有中断申请时,只需查询是哪个中 断源提出的便可,在查询的同时,也确定了它们的 优先级别。 图8-21 软件查询法识别中断源 port 或门 处理机 中断请求 中断应答 键盘中断 打印中断 显示终端 DMA中断 其它中断 第四十页,共六十七页。 (2)硬件菊花链式法 图8-22 一种单级链式的中断优先级判断示意图 INTA 001010 001011 001000 数 据 总 线 编码器 IR2 IS2 IR3 IS3 IS1 IR1 1 2 3 1 2 3 第四十一页,共六十七页。 6.中断屏蔽 (1)为每个或每级中断源设置一个中断 屏蔽位 图8-23 改变屏蔽码后处理机响应各个中断源的中断请求 和实际中断服务的先后次序 中断请求 I1,I2,I3,I4 主程序 中断服务程序 I1 I2 I3 I4 时间t 第四十二页,共六十七页。 (2)改变处理机优先级 图8-24 处理机优先级改变后响应中断的过程 第四十三页,共六十七页。 8.5.4 直接存储器存取 (DMA)方式 1.DMA方式的提出 2.DMA控制器的功能和DMA传送 的原理 DMA控制器应具有以下功能: 第四十四页,共六十七页。 (1)当外设准备就绪,希望进行DMA操作时,能 向DMA控制器发出DMA请求信号,DMA控制器接 到此信号后,应能向CPU发出总线请求信号。 (2)CPU接到总线请求信号后,如果允许,则会 发出DMA响应信号,从而CPU放弃对总线的控制, 这时DMA控制器应能实现对总线的控制。 第四十五页,共六十七页。 (3)DMA控制器得到总线控制权后,要往地址总 线发送地址信号,修改所用的存储器或接口的地址 指针。 (4)在

文档评论(0)

虾虾教育 + 关注
官方认证
文档贡献者

有问题请私信!谢谢啦 资料均为网络收集与整理,收费仅为整理费用,如有侵权,请私信,立马删除

版权声明书
用户编号:8012026075000021
认证主体重庆皮皮猪科技有限公司
IP属地重庆
统一社会信用代码/组织机构代码
91500113MA61PRPQ02

1亿VIP精品文档

相关文档