半导体存储器-数字电路.pptVIP

概念： 存储矩阵的每个交叉点是一个“存储单元”，存储单元中有器件存入“1”，无器件存入“0” 字线和位线 存储器的容量：“字数 x 位数” 掩模ROM的特点： 出厂时已经固定，不能更改，适合大量生产 简单，便宜，非易失性 PROM（可编程ROM） 总体结构与掩模ROM一样，但存储单元不同 写入时，要使用编程器。 EPROM（可擦除的可编程ROM） 总体结构与掩模ROM一样，但存储单元不同 用紫外线擦除的PROM（UVEPROM） 电可擦除的可编程ROM（E2PROM） 总体结构与掩模ROM一样，但存储单元不同 存储单元数据的擦除和写入都是利用隧道效应，通过高压脉冲向浮置栅充，放电实现。 快闪存储器（Flash Memory） 类似SIMOS管 编程和擦除操作不需要使用编程器，写入和擦除的控制电路集成于存储器芯片中 用ROM 存储器实现组合逻辑函数 基本原理 从ROM的数据表可见： 若以地址线为输入变量，则数据线即为一组关于地址变量的逻辑函数 地 址 数 据 A1 A0 D3 D2 D1 D0 0 0 0 1 0 1 0 1 1 0 1 1 1 0 0 1 0 0 1 1 1 1 1 0 地址译码 A1 A0 地址译码电路是与逻辑阵列，而且是全译码； 存储矩阵是或逻辑阵列。 举例：用１６×４位的ROM 设计一个将两个２位二进制数相乘的乘法器电路。 点 阵 图 3. RAM（随机存储器） SRAM（静态随机存储器） 结构与工作原理 举例：一个２５６×１位RAM SRAM 的静态存储单元（基于SR锁存器） 　六管CMOS管组成静态存储单元。 T1?T4为SR锁存器， T5、T6为门控管； Xi=1时，所在行被选中，T５、T６导通，锁存器的Q和Q′端与位线Dj、D′j接通； Yj＝１时，所在列被选中，Tj、T′j导通，该列存储单元和读／写控制电路接通。 DRAM （动态随机存储器） 动态存储单元是利用MOS管栅极电容可以存储电荷的原理 存储单元以T２及其栅极电容C 为基础构成，数据存于栅极电容C 中。若电容C 充有足够的电荷，使T２导通，这一状态为逻辑０ ，否则为逻辑１。数据经T5由Do输出。 进行写操作时，R／W′为低电平，由于Yj为高电平，T４导通，输入数据Di经T４并由写入刷新控制电路反相，再经T１写入到电容器C 中。这样，当输入数据为０ 时， 电容充电；而输入数据为１ 时，电容放电。 RAM存储器容量的扩展 位扩展方式 适用于每片RAM,ROM字数够用而位数不够时 接法：将各片的地址线、读写线、片选线并联即可 字扩展方式 适用于每片RAM,ROM位数够用而字数不够时 4. PLD（可编程逻辑器件） 可编程逻辑器件（Programmable Logic Device）是从20世纪70年代初发展起来的一种新型逻辑器件，发展过程中，先后出现了PROM、PLA、PAL、GAL、CPLD、FPGA等类型。随着微电子技术、超大规模集成电路技术、计算机辅助设计（CAD）技术的进步和发展，PLD器件功能越来越强大，应用越来越广泛。 按照器件内部的集成度分为：简单PLD和复杂PLD 按照器件内部的结构特点分为：阵列型PLD和现场可编程门阵列FPGA 简单PLD（PROM、 PLA、PAL、GAL） 与或阵列型PLD CPLD 现场可编程门阵列FPGA 分类 PLD 的基本电路结构和电路表示方法 PLD 的基本电路结构 PLD 的逻辑符号表示方法 输入缓冲器表示方法 与门和或门的表示方法 （a）与门 （b）输出恒等于0的与门 （c）或门 （d）互补输出的缓冲器 （e）三态输出的缓冲器 （f）由编程数据控制的数据选择器 F１ ＝ A ′B ＋ AB ′ F２ ＝ A ′B ′＋ AB F３ ＝ AB PAL（可编程阵列逻辑 Programmable Array Logic） 20世纪70年代末美国的单片存储器公司MMI率先推出PAL。 采用双极型熔丝工艺，只能编程一次； 由可编程的与门阵列、固定的或门阵列和输出电路组成； 具有多种输出结构。 PAL的基本电路结构 A D 未编程： 编程后： PAL的多种输出结构 根据PAL器件输出电路结构和反馈方式的不同，可将它们分成专用输出结构、可编程输入/输出结构、寄存器输出结构、异或输出结构、运算选通反馈结构等。 （一）专用输出结构 具有互补输出的专用输出结构 第七章 半导体存储