数字电子技术可编程逻辑器件.pptVIP

内容总结 数字电子技术第9章 可编程逻辑器件。数字电子技术第9章 可编程逻辑器件。范立南 代红艳 恩莉 刘明丹。第9章 可编程逻辑器件。(4) 简化系统设计，提高系统速度。例 试用FPLA实现例1要求的四位二进制码转换为格雷码的转换电路。解 用卡诺图对表 进行化简，如图 所示，则得。① 8个输入缓冲器和8个输出反馈/输入缓冲器。② 8个输出逻辑宏单元OLMC和8个三态缓冲器， 每个OLMC对应1个I/O引脚。GAL16V8逻辑图 (a) 逻辑图。6. 高密度可编程逻辑器件。9.2.2 PLD的开发。多个ispPLD的 编程。边界扫描测试技术主要用来解决芯片的测试问题。 第三十一页，共三十一页。 第9章 可编程逻辑器件 数字电子技术第9章 可编程逻辑器件 范立南 代红艳 恩莉 刘明丹 中国水利水电出版社 第一页，共三十一页。 第9章 可编程逻辑器件 可编程逻辑器件PLD 第二页，共三十一页。 可编程逻辑器件PLD PLD器件的发展概况 2. 可编程逻辑器件的特点 减少系统的硬件规模。 (2) 增强逻辑设计的灵活性。 (3) 缩短系统设计周期。 (4) 简化系统设计，提高系统速度。 (5) 降低系统成本。 第三页，共三十一页。 PLD的电路简介 1. 基本门电路的PLD表示法 PLD输入缓冲器 第四页，共三十一页。 与门表示法 第五页，共三十一页。 PLD连接法 第六页，共三十一页。 与门的省缺情况 第七页，共三十一页。 2. PROM电路的PLD表示法 PROM电路的PLD表示法 第八页，共三十一页。 3. FPLA电路的PLD表示 FPLA电路的PLD表示法 第九页，共三十一页。 例 试用FPLA实现例1要求的四位二进制码转换为格雷码的转换电路。 解 用卡诺图对表 进行化简，如图 所示，则得 第十页，共三十一页。 式中共有7个乘积项，它们是 用这些乘积项表示式，可得 第十一页，共三十一页。 化简的卡诺图 第十二页，共三十一页。 FPLA的阵列图 第十三页，共三十一页。 4. PAL电路 PAL的基本结构 第十四页，共三十一页。 PAL的四种输出结构 (a) 专用输出结构； (b) 可编程I/O结构； (c) 寄存器输出结构； (d) 异或型输出结构 第十五页，共三十一页。 5. GAL电路 (1) GAL的基本结构。  ① 8个输入缓冲器和8个输出反馈/输入缓冲器。 ② 8个输出逻辑宏单元OLMC和8个三态缓冲器， 每个OLMC对应1个I/O引脚。 ③ 由8×8个与门构成的与阵列，共形成64个乘积项，每个与门有32个输入项， 由8个输入的原变量、反变量(16)和8个反馈信号的原变量、反变量(16)组成，故可编程与阵列共有32×8×8=2048个可编程单元。 ④ 系统时钟CK和三态输出选通信号OE的输入缓冲器。 第十六页，共三十一页。 GAL16V8逻辑图 (a) 逻辑图； (b) 引脚图 第十七页，共三十一页。 OLMC的内部结构 (2) 第十八页，共三十一页。 ② 结构控制字。 GAL的结构控制字 第十九页，共三十一页。 表 OLMC工作模式的配置选择 第二十页，共三十一页。 (a) OLMC 5种工作模式的等效电路 (a) 专用输入模式； 第二十一页，共三十一页。 OLMC 5种工作模式的等效电路 (b) 专用输出模式； 第二十二页，共三十一页。 OLMC 5种工作模式的等效电路 (c) 反馈给输出模式； 第二十三页，共三十一页。 OLMC 5种工作模式的等效电路 (d) 时序电路中的组合模式； 第二十四页，共三十一页。 OLMC 5种工作模式的等效电路 (e) 寄存器输出模式 第二十五页，共三十一页。 (3) 行地址映射。 GAL16V8地址映射图 第二十六页，共三十一页。 6. 高密度可编程逻辑器件 通常将集成密度大于1000个等效门/片的PLD称为高密度可编程逻辑器件(HDPLD),它包括可擦除可编程逻辑器件EPLD、复杂可编程逻辑器件CPLD和现场可编程门阵列FPGA三种类型。 第二十七页，共三十一页。 9.2.2 PLD的开发 1. 可编程逻辑器件的设计过程 PLD设计流程 第二十八页，共三十一页。 2. 在系统可编程技术和边界扫描技术 (1) 在系统可编程技术 多个ispPLD的 编程 第二十九页，共三十一页。 (2) 边界扫