C8051F020 学习笔记——基本概念.docxVIP

C8051F020 学习笔记——基本概念 C8051F020 是完全集成的混合信号系统级芯片，具有 64 个数字 I/O 引脚。下面列出了一些主要特性： 高速、流水线结构的 8051 兼容的 CIP-51 内核（可达 25MIPS） 全速、非侵入式的在线系统调试接口（片内） 真正 12 位（C8051F020）100ksps 的 8 通道 ADC，带 PGA 和模拟多路开关。 真正 8 位 500ksps 的 ADC，带 PGA 和 8 通道模拟多路开关 两个 12 位 DAC，具有可编程数据更新方式 64K 字节可在系统编程的 FLASH 存储器 7. 4352(4096+256)字节的片内 RAM 硬件实现的 SPI、SMBus/IIC 和两个 UART 串行接口 5 个通用的 16 位定时器 具有 5 个捕捉/比较模块的可编程计数器/定时器阵列 片内看门狗定时器、VDD 监视器和温度传感器 每个 MCU 都可在工业温度范围(-45C 到+85C)内用 2.7V-3.6V 的电压工作.端口I/O、/RST 和JTAG 引脚都容许 5V 的输入信号电压。C8051F020/2 为 100 脚TQFP 封装。 C8051F020 系列器件使用 Silicon Labs 的专利 CIP 微控制器内核。 CIP-51 内核具有标准 8052 的所有外设部件，包括 5 个 16 位的计数器/定时器、两个全双工 UART、256 字节内部 RAM、128 字节特殊功能寄存器（SFR）地址空间及 8/4 个字节宽的 I/O 端口。 速度提高： CIP-51 采用流水线结构，70%的指令的执行时间为 1 个或两个系统时钟周期，只有 4 条指令的执行时间大于 4 个系统时钟周期。CIP-51 工作在最大系统时钟频率 25MHz，它的峰值性能达到 25MIPS。 增加的功能： C8051F020 系列 MCU 对 CIP-51 内核和外设有几项关键性的改进： 扩展的中断系统向 CIP-51 提供 22 个中断源（标准 8051 只有 7 个中断源）， 允许大量的模拟和数字外设中断微控制器。一个中断驱动的系统需要较少的 MCU 干预，因而有更高的执行效率。在设计一个多任务实时系统时，这些增加的中断源是非常有用的。 MCU 可有达 7 个复位源：一个片内 VDD 监视器、一个看门狗定时器、一个时钟丢失检测器、一个有比较器 0 提供的电压检测器、一个软件强制复位、CNVSTR 引脚及/RST 引脚。/RST 引脚是双向的，可接受外部复位或将内部产生的上电复位信号输出到/RST 引脚。除了 VDD 监视器和复位输入引脚以外，每个复位源都 可以用户用软件禁止；使用 MONEN 引脚使能/禁止 VDD 监视器。在一次上电复位之后的 MCU 初始化期间，WDT 可以被永久性使能。 MCU 内部有一个独立运行的时钟发生器，在复位后被默认为系统时钟。如果需要，时钟源可以在运行时切换到外部震荡器，外部振荡器可以使用晶体、陶池谐振器、电容、RC 或外部时钟源产生系统时钟。时钟切换功能在低功耗系统中是非常有用的。它允许 MCU 从一个低电平（节电）外部晶体运行，当需要时在周期性地切换到高速（可达 16MHz）的内部振荡器。 片内存储器 CIP-51 有标准的 8051 程序和数据地址配置。他包括 256 字节的数据 RAM， 其中高 128 字节为双映射。用间接寻址访问通用 RAM 的高 128 字节，用直接寻址访问 128 字节的 SFR 地址空间。数据 RAM 的低 128 字节可用直接或间接寻址方式访问。前 32 个字节为 4 个通用寄存器区，接下来的 16 字节即可以按字节寻址也可以按位寻址。 CIP-51 还另有位于外部数据存储器地址空间的 4K 字节的RAM 块和一个可用于访问外部数据存储器的外部存储器接口（EMIF）。这个片内的 4K 字节 RAM 快可以在整个 64K 外部数据存储器地址空间中被寻址（以 4K 为边界重叠）。外部数据存储器地址可以只映射到片内存储器、只映射到片外存储器、或两者的组合 （4K 以下的地址指向片内，4K 以上的地址指向 EMIF）。EMIF 可以被配置为地址 /数据线复用方式或非复用方式。 MCU 的程序存储器包含 64K 字节的 FLASH。该存储器以 512 字节为一个扇区， 可以在系统编程，且不需特别的外部编程电压。从 0xFE00 到 0xFFFF 的 512 字节被保留，由工厂使用，还有一个位于地址 0x10000-0x1007F 的 128 字节的扇区， 该扇区可作为一个小的软件常数表使用。 可编程数字 I/O 和交叉开关 该系列 MCU 具有标准 8051 的端口(0、1、2 和 3）。在 F020/2 中有