采用VHDL进行高层次设计.pptVIP

对话框 Design Compiler在Search Path中搜索相应的syn文件，将它们调入Design Compiler中。Search Path和Link Library都是在.synopsys_dc.setup中设置的。 第二百五十四页，共三百六十三页。 多次引用的处理 在一个较大的设计中，经常会出现一个模块被设计中的其他模块引用多次。这些被调用的模块虽然功能相同，但它们所处的实际环境是不一样的。在Design Compiler中，这种一个模块被调用多次的情况需要进行专门处理后，优化工作才可以继续进行，具体的处理方法由三种 第二百五十五页，共三百六十三页。 时间单位的设定 在功能仿真中一般都采用ns作为仿真单位，但在后仿真中则要求仿真单位与ASIC厂商提供的仿真库时间单位相同。如果仿真库的时间单位为ps，用户就应该在文件.synopsys_vss.setup中设置参数TIMEBASE=ps；如果仿真库的时间单位为10ps，应该设置：TIMEBASE=ns，TIME_RES_FACTOR=0.01或TIMEBASE=ps，TIME_RES_FACTOR=10。用户也可以在启动命令vhdlsim或vhdldbx时来指定这两个参数，比如：vhdldbx -t ns -tres 0.01 CFG_COUNTER，这样run命令的时间参数10000只相当于10