数字视频降噪算法的原理及硬件实现.docxVIP

数字视频降噪算法的原理及硬件实现 在数字视频数据处理系统中，数字视频采集、传输、解码和其他噪声属于不同的噪声范围。而出现噪声会对视频质量、数字视频处理, 构成直接的影响。针对于此, 应合理的运用数字视频降噪技术, 将视频造成消除, 从而对视频进行压缩、识别处理, 进而切实提高视频的质量。 一、 防止噪声方差估计 噪声方差估计, 即为通过噪声方差对模块估计的方法, 主要通过求块方差加权平均方法处理。由于噪声估计方法, 需遵循一定的规则, 所以应尽可能防止噪声方差在估计期间, 被视频图像信息所影响, 明确视频图像空白块。所选择的宏块大小为8×8, 实行方差计算时应选择最小数值, 这时就会对图像信息构成不良影响, 无法达到估算的最佳效果 当前, 我国和国外一些国家对视频降噪技术进行了深入研究, 时域滤波可构成相对完善的理论机制。时域滤波, 可很好的结合运动估计模块、运动强度, 明确现阶段块、匹配块的时域滤波强度, 与加权平均滤波相互适应 (一) 过小造成无法发挥资源 块匹配运动估计, 通过M×N大小宏块作为单位, 选择块的大小。因为块过小, 易于发生电路运算量增加情况, 使得实际运行的时间延长, 无法充分发挥资源的最大作用。反之, 容易产生匹配块搜索问题, 并且无法保证运动估算结果的可信度 (二) 基于sad的快速搜索算法 结合参考帧匹配块算法准则, 使用全搜索算法处理, 全搜索算法具有计算简便、搜索效率高的特点, 然而计算量较大。如果选择8×8大小的搜索窗口, 就需对64个像素点实行SAD计算。这时应完善SAD值比较工作, 选择出最匹配的块。相关研究人员表示, 搜索算法主要经三步搜索、四步搜索、菱形搜索、二维对数搜索等方法构成。为充分发挥硬件资源的作用, 可经三步搜索法处理, 这一方法存在简单、高效搜索的优势。初始像素以0开始, 选取4作为搜索步长, 对四周点SAD值实行块匹配计算, 比较各点SAD值的差异性, 将最小SAD值作为匹配点 (三) 静止图像比较 按照以上匹配准则、搜索方法可明确块, 但是时间轴会出现一定的移动变化, 和静止图像比较, 需实行时域滤波。因为受到运动估计、搜索算法的影响, 使得部分块在参考帧中, 可获得匹配块。若前一帧、后一帧, 均没有找到帧匹配块, 应继续实行时域平均滤波, 防止持续视频图像质量下降情况。 (四) 噪声强度检测 造成强度估计, 会对视频影像处理情况, 构成直接的影响。通过对噪声方差估计电路进行设计, 做好视频图像噪声强度检测工作。运动强度检测模块, 需参照噪声方差估计单元, 对噪声方差估计值实行计算, 合理调整运动强度检测阈值, 明确块的实际运动强度。视频噪声估计方法, 主要包括:基于平滑法、基于小波变换法、基于块法。 (五) 视频滤波技术 数字视频处理, 能保留视频图像文理, 将图像中的噪声消除。时域滤波, 可建立在多幅视频图像加权平均基础之上, 对视频图像静止位置通过连续图像信号的作用, 促使时域信息噪声保持独立状态。然后, 通过视频图像加权平均技术, 保证视频图像的信噪比、图像质量。 (六) 空域滤波处理 如果经运动估计获得当前块、匹配块运动强度估计值估计阈值, 此时应调整为空域滤波方式处理。视频图像空域滤波, 即为对单幅图像信息处理的算法, 借助视频图像明确空间区域的额相关性 二、 图像噪声算法的硬件研究 (一) 数字逻辑电路设计 Verilog HDL, 属于比较复杂的数字电路设计、仿真开发硬件描述语言。在数字电路系统中, 应用分层时序建模期间, 可达到较好的应用效果。合理运用Verilog HDL描述语言, 结合电路功能具体要求、需求, 获得数字逻辑电路设计。为此, 应对电路提出具体设计要求, 使其能分成小模块, 做好配置工程师的工作。然后, 细分模块, 直至模块大小完成周期设计工作, 有效减少开发的时间。 (二) 硬件结构设计要点 数字视频降噪电路硬件实现组织结构, 主要由AXI总线、帧数据缓存、噪声方差估计、运动估计等模块构成。 1、 复合数据传输 AXI, 属于高级扩展的接口, 有五个独立通道 (读命令, 读数据, 读响应, 写命令, 写数据) , 可实现高效数据传输。实行AXI架构, 应基于burst传输, 对读地址通道、读数据通道, 以及写地址通道、写数据通道、相应通道等, 提出明确的要求。其中, 地址通道锁携带控制信息, 多在描述中被传输数据属性, 数据传输使用的写通道, 可达到主——从传输的效果, 进而一次性完成传输工作。 2、 大容量存储结构 通过数字视频降噪算法, 对帧图像实行有效处理, 并做好数据的处理工作。如此一来, 大容量存储结构能通过色彩空间转换模块, 获得亮度信号方面的数据。针对大容量存储结构来讲, 可通过ARAM作为存储器, 读写控制比较简单,