高速ccd图像数据实时存储的研究.docxVIP

高速ccd图像数据实时存储的研究 0 数据存储适用条件 图像数据总量大，输出速度快，因此高速图像数据的实时记录是一个难以解决的问题。现在，这种方法是计算机上的高速数据集卡，并使用高速磁盘矩阵或冗余磁盘驱动行进行存储。然而，这种方法通常只能记录特定范围的图像数据，并且只能记录各种通道的图像数据。此外，高速磁盘采集卡、高速硬盘和冗余磁盘驱动器的价格相对较高，因此在一些需要存储多数据的情况下是不合适的。 我们曾经遇到了将面阵帧转移CCD相机输出的多路高速图像数据进行实时记录的问题.CCD相机的每一路数据输出率远远大于一般存储介质的存储速率,但是CCD输出的图像数据中间有一定的行间隔和帧间隔.我们曾试图使用高速采集卡或磁盘阵列,但是经过调研,由于采集速度不够或是资金问题均被否定.最终决定利用普通存储介质自己研制一种适合自身系统的采集存储设备. 为了用普通的存储介质实时记录高速的数据流,需要将CCD输出的高速数据流与普通介质的低速存储速度相匹配,为了达到这一目的,在CCD相机与存储介质之间加入高速FIFO(先进先出)数据缓存器,通过对缓存器输入输出的不同操作,达到数据速率匹配的要求. 1 高效输出数据的产生 实际应用中,面阵帧转移CCD相机以20 MHz的速率并行输出四路12 bit的图像数据,存储介质的最大写入速度为9 MHz,实际只用到了其标称的最佳写入速度5 MHz. CCD相机输出的图像数据首先在CCD像元时钟(FIFO写时序)的驱动下以20 MHz的速率存入一组FIFO中,然后在FIFO的读时序的驱动下以 5 MHz的速率从FIFO中读出,并且经过数据格式转换,再存入规定的存储介质中.这样,通过在CCD相机和存储介质中间加入FIFO缓存器,并且合理地利用了行间隔和帧间隔时间,达到了使CCD相机的数据输出速率与存储介质写入速率相匹配的目的. 日本OKI公司生产的MSM518221 FIFO缓存器是一种高性能的2 M位或256 K×8位的存储器.它的输入输出是相互独立的,因此,可以对其输入和输出端口分别进行不同的控制,实现输入输出按照不同的速度工作.MSM518221的原理框图如图1所示. 为了能将CCD相机产生的高速图像数据及时而且无遗漏地存入到低速的永久性存储介质中,我们发现MSM518221的存储容量256 Kbytes,而这正好是四分之一帧图像的大小,也就是CCD相机拍摄一帧图像后每一个通道的数据量.于是,考虑在CCD相机的每一路输出通道中使用了两片MSM518221,当CCD相机拍摄第一帧图像后,这一帧图像数据被分成四份,并分别存入四路通道中的四个MSM518221中;当CCD相机拍摄第二帧图像时,MSM518221将其中的图像数据转存到永久性存储介质中,当第二帧图像拍摄完成后,这一帧的图像数据先存储到四路输出的另外四个MSM518221中,当CCD相机拍摄第三帧图像时,再将这四个MSM518221中的图像数据转存到永久性介质中.这样,在FIFO缓存器接收CCD相机数据的同时,另一片FIFO缓存器将其中的数据转存入存储介质中. 于是两片FIFO缓存器交替接收数据、交替将数据存入存储介质中,完成了数据从高速数据源存入低速存储介质的功能. 为了有效地控制FIFO的写入和读出操作以及数据能正确快速地存入到永久性存储介质中,在系统中还增加了一片控制单片机,而且针对FIFO的 输入操作、FIFO地读出操作和存储介质地写入操作分别进行了相应的时序设计.图2显示了本系统其中一路输出的原理框图,图中的数据转换部分是为了达到总线数据位数匹配的目的. 2 fpga读取数据的控制和存储过程 数据的存储过程是由时序来控制的.因为整个系统包含了CCD相机、FIFO以及存储介质三个部 分,而且各个部分的数据速率不同,所以在设计存储时序时,必须将所有的因素都考虑周全,分两部分设计:1)FIFO的写入时序设计;2)FIFO的读出以及存储介质地写入时序设计. CCD相机的输出时序与FIFO的写入时序必须严格一致对应,而FIFO的读出时序与存储介质的输入时序也必须相对应.整个时序的设计是利用EPLD和单片机共同实现的.首先利用MAXPLUS II设计出所需的时序电路,经过编译仿真后,将其固化到ALTERA的专用芯片中.这种方法比较简单,而且调试方便,修改容易.同时,也利用单片机对FIFO的读出和存储介质的写入时序进行了有限的控制. 图3显示的是FIFO的写入时序图.图中HSY是行同步信号,PCLK是像元时钟,DATA是CCD相机的输出数据,RST是有效像元使能信号,WE1和WE2分别是两组FIFO的写使能信号. 这里直接应用了CCD相机的像元时钟和行同步信号(此处的像元时钟为20 MHz).在行正程期间,当有效数据到来时,时序控制一组FIFO被选中,并且