《FPGA数字系统设计》12 组合逻辑always块：if语句 .pptxVIP

FPGA数字系统设计组合逻辑always块 组合逻辑always块always块连续赋值语句 模块实例 always块always块wire每种语法结构对应电路的一部分 组合逻辑always块always块内部使用过程语句过程赋值(阻塞赋值=和非阻塞赋值=）条件语句(if语句和case语句）循环语句(for循环和whie循环) 组合逻辑always块过程赋值语句阻塞赋值(Blocking Assignment)非阻塞赋值(Nonblocking Assignment)过程赋值语句只能对reg类型变量赋值组合逻辑always块内部采用阻塞赋值语句时序逻辑always块内部使用非阻塞赋值语句连续赋值语句使用的操作符均可以在过程赋值语句中使用 组合逻辑always块always块内部使用条件语句：if语句。if语句有三种基本用法：只有if子句，不包含else分支。只有一个else 子句。嵌套if-else-if语句。 组合逻辑always块always块内部可以使用条件语句：if语句。if语句有三种基本用法：只有if子句，不包含else分支。只有一个else 子句。嵌套if-else-if语句。 组合逻辑always块always块内部可以使用条件语句：if语句。if语句有三种基本用法： 组合逻辑always块always块内部可以使用条件语句：if语句。 组合逻辑always块二选一数据选择器 组合逻辑always块四选一数据选择器 组合逻辑always块四选一数据选择器 组合逻辑always块 优先编码器优先编码器含有4个输入，r[3:0] 为一个4为宽的输入, r[3] 的优先级最高；inputoutputry1---10001--011001-01000010010000000优先编码器功能表 组合逻辑always块2-4 译码器2-4译码器包含3个输入信号，使能信号en和数值输入a[1:0],输出为对应的编码yinputoutputena[1]a[0]y0--000010000011010010110010011110002-4译码器功能表 组合逻辑always块4位宽二选一数据选择器采用always块设计1位宽二选一数据选择器，并联4个1位宽的2选1数据选择器，可以实现一个4位宽的二选一数据选择器。输入a、b和输出y为4位宽的总线，分别用a[3:0]，b[3:0]和y[3:0]表示。4个1位宽的2选1数据选择器的选择输入端被连在一起，数据输入分别连接a[0]和b[0]、a[1]和b[1]、a[2]和b[2]、a[3]和b[3]。 组合逻辑always块4位宽二选一数据选择器 组合逻辑always块简单的ALU设计算术逻辑单元(Arithmetic Logic Unit, ALU)是处理器的基本部件，执行算术和逻辑运算。ALU包括2个8位的操作数scr0，scr1和1个控制信号ctrl，ctrl的不同取值决定ALU执行操作。输出result是8位宽的计算结果。ALU共支持5种操作，算术操作：加1、加法和减法操作，逻辑操作：按位与和按位或。inputoutputctrlresult0xxScr0+1100Scr0+scr1101Scr0-scr1110scr0 and scr1111scr0 or scr1简单ALU功能表 组合逻辑always块简单的ALU设计 组合逻辑always块简单的ALU设计 谢谢大家