EDA课程设计-EDA-MAXPLUSII可编辑.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

存档资料成绩:

华东交通大学理工学院

课程设计报告书

所属课程名称《EDA技术使用教程》

题目8位十六进制频率计的设计

分院电信分院

专业班级200X级电子信息工程(X班)

学号XXX

学生姓名XX

指导教师XXX

2009年12月22日

华东交通大学理工学院课程设计报告

第PAGE9页共NUMPAGES10页

华东交通大学理工学院

课程设计(论文)任务书

专业0X电子信息工程

班级(X)班

姓名XX

一、课程设计(论文)题目8位十六进制频率计的设计

二、课程设计(论文)工作:自2009年12月21日起至2009年12月22日止。

三、课程设计的内容要求:

FTCTRL的计数使能信号CNT_EN能产生一个1s脉宽的周期信号,并对频率计中的32位二进制计数器COUNTER32B的ENABL使能端进行同步控制。当CNT_EN高电平时允许计数;低电平时停止计数,并保持所计数的脉冲数。在停止计数期间,首先需要个锁存信号LOAD的上跳沿将计数器在前一秒钟的计数值锁存进锁存器REG32B中,并由外部的十六进制7段译码器译出,显示计数值。设置锁存器的好处是数据显示稳定,不会由于周期性的清零信号而不断闪烁。锁存信号后,必须有一清零信号RST_CNT对计数器进行清零,为下一秒的计数器操作做准备。

序号

项目

等级

优秀

良好

中等

及格

不及格

1

课程设计态度评价

2

出勤情况评价

3

任务难度评价

4

工作量饱满评价

5

任务难度评价

6

设计中创新性评价

7

论文书写规范化评价

8

综合应用能力评价

综合评定等级

学生签名:()

2009年12月22日

课程设计评阅意见

评阅人职称

2009年12月30日

目录

课程设计任务书2

程序设计目的5

程序实现思路5

程序清单6

课程设计心得9

参考文献10

第2章程序设计目的

实验目的:设计8位十六位进制频率计,学习较复杂的数字系统设计方法。

第3章 程序实现思路

实验内容1:分别仿真测试模块程序1、程序2和程序3,再结合程序4完成频率计的完整设计和硬件实现,并给出其测频时序波形及其分析。8个数码管以十六进制形式显示测频输出;待测频率输入FIN由CLOCKO输入;1HZ测频控制信号CLK1HZ可与CLOCK2输入。注意,这时8个数码管的测频显示值是十六进制的。

实验内容2:将频率计改为8位十进制频率计,注意此设计电路的计数器必须是8个4位的十进制计数器,而不是1个。此外注意在测频速度上给予优化。

实验内容3:用LPM模块取代程序2和程序3,在完成同样的设计任务。

第4章 程序清单

程序1

LIBRARYIEEE;

USEIEEE.STD_LOGIC_1164.ALL;

USEIEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITYFTCTRLIS

PORT(CLKK:INSTD_LOGIC;

CNT_EN:OUTSTD_LOGIC;

RST_CNT:OUTSTD_LOGIC;

Load:OUTSTD_LOGIC);

ENDFTCTRL;

ARCHITECTUREbehavOFFTCTRLIS

SIGNALDiv2CLK:STD_LOGIC;

BEGIN

PROCESS(CLKK)

BEGIN

IFCLKKEVENTANDCLKK=1THEN

Div2CLK=NOTDiv2CLK;

ENDIF;

ENDPROCESS;

PROCESS(CLKK,Div2CLK)

BEGIN

IFCLKK=0ANDDiv2CLK=0THENRST_CN

文档评论(0)

157****4327 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档