国产3纳米芯片技术大揭秘：如何实现国产3nm？.pdf

因为依照行业技术来看SAQP(四除曝光)是能做到7/5nm,IMEC则在去年发布了SAOP(八重

曝光)做5/3nm的路线方案,也就是说DUVi+SAQP根本达不到3nm,这属于媒体缺乏基

础知识,胡乱拼凑各种专业术语的报导.

浸没式光刻机(DUVi)+多重曝光(Multi-patterning)是十年前未进入EUV时代为了芯片微缩而

发展出的技术,除了多曝还有许多可以有效降低k1值的RET增益技术,诸如OAI或PSM

的双光束成像,模型OPC校正,Multi-patterning(LELE、SADP等)都属于RET增益技术,

另外还有overEtch,ILT反演光刻,甚至最新的DSA技术在不依赖更高分辨率光刻的情况下

也能有效生产5nm芯片,当然这里面最重要的就是多曝(Multi-patterning),因为k1值理论可

以减半,half-Pitch缩减效果最明显.加微信Get2freedom进群获取更多专业财经信息

该报导也提到了一家公司,其最早承担的是设备零部件的开发,避免国内企业因进入实体清单

拿不到零部件,导致Fab中的进口设备停摆,后来这家公司更是涉及到了9大半导体设备的

整机开发,一度因为挖角与业务重叠引发国内设备商大佬在2023年会上PPT专门抨击.

这家公司的做法确实有待商榷,但对于国家来说,有竞争是好事,做得好就上,做不好就下,

有竞争有压力自然会有更大的动力,不过从目前获得的讯息来看,这家公司似乎很难在传统半

导体设备上与各领域的国产龙头设备商竞争,即便这家公司挖了各龙头公司很多人,也从海外

引入不少顶级高校的华人研究员,组织十分豪华庞大,但目前的进度似乎不尽人意,还是只

能在中低端设备与原本的龙头竞争,这样的现象,充分说明作者一直强调的,半导体行业需

要不断的技术积累,需要时间来产生成果,举国之力当然可以加速,但也仅仅是加速,没办

法跳过,别人花5年,我们举国之力仅仅需要2年或3年,但不论2年或3年这也是需

要时间,没办法直接跳跃式突破,更何况我们原本差距并不只是5年,半导体任何一个环节

都是靠不断努力并加上时间积累而来,目前为止我们没有发现这家新公司比其他国产厂家做得

更好.

所谓国产3nm制程必然是与目前的N+2一样,完全建立在国内之前取得的进口设备基础之

上,简单的说,就是研究如何用我们手上既有的进口设备去推进更先进的工艺制程.

目前我们可以使用进口设备有效生产N+2,至于下一代的N+3,甚至未来的N+4,利用我

们现在手上的进口设备可以做到,文章开头阐述了诸如多曝的许多技术,这些技术全部都

是非EUV做先进制程的方法,作者最近正在写一篇如何用DUVi+MP实现5nm的纯技术

文章，加微信Get2freedom进群获取更多专业财经信息；

现在我们用手上的DUVi光刻机可以实现N+2,+3,+4,但这个N+2/3/4真的就是对应

7nm/5nm/3nm的完整的下一代制程节点推进吗?

我在这直接剧透,当然不是,现在半导体行业各家Fab提出的多少nm几乎不具备参考意

义,纯属营销手法,比如三星早早推出5nm甚至3nm,但三星这节点跟别人的5nm/3nm

一样吗?

众所周知,半导体行业进入14nmFinFET立体结构之后就进入等效的概念,而非传统多少

nm对应多少Half-Pitch,既然失去了标准,厂家自然可以自由定义,比如台积电的N16,

N12,N6,三星8LPP,4LPP这种非传统节点,Intel在之前命名吃大亏之后,2021之前全面

改名intel4,intel3,国内厂家更是用N+1,N+2,N+3这种完全与多少nm不挂钩的命名方

式,既然命名已经没有统一标准,那又是如何去对比所谓N+2,4LPP,intel4各种不同名

字,倒底是5nm,3nm还是多少nm呢?

其实行业内有个好办法可以去比较各家五花八门的命名,那就是单位密度,MTr/mm2(每平方

毫米百万晶体管数量),一般来说7nm在100MTr/mm2左右,三星,台积电,三星甚至

国内的N+2都差不多,比如与国内N+2一样使用