原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
《数字系统设计》教学大纲
课程编号英文名称：DigitalSystemDesign
学分：2
学时：总学时40学时，其中理论24学时，实践16学时
先修课程：电路原理、数字电子技术
课程类别：专业拓展课程
授课对象：电气工程及其自动化专业学生
教学单位：机械与电气工程学院
修读学期：第6学期
一、课程描述和目标
本课程是电气工程及其自动化专业的一门专业方向选修课。本课程以实际工程应用为导向，介绍数字系统分析与设计方法，以及运用相关理论和方法来解决工业实践和科学研究中遇到的实际问题。目的是使学生掌握EDA工具、FPGA开发技术以及VHDL编程方法；能比较熟练地使用常用EDA软件，基于FPGA解决各种控制系统设计问题，特别是智能仪器仪表方向的实际工程问题。
本课程拟达到的课程目标:
课程目标1掌握EDA/FPGA开发技术，掌握常见数字模块的设计及调试方法，具备自动化系统中数字部分的分析与归纳能力。
课程目标2掌握基于FPGA开发手段实现复杂数字系统的分析和设计技术，并且能根据特定需求，在智能仪器或机器人系统的软硬件协同设计中正确选择和应用各单元功能部件。
课程目标3理解数字设计工程师对公众安全、环境保护等方面的社会责任，并能够在数字设计领域工程实践中自觉履行简化复杂度、降低功耗和制作成本、提升IP复用和TTM方面的责任。
二、课程目标对毕业要求的支撑关系
毕业要求指标点
课程目标
权重
2.4能运用相关基本原理，借助文献研究，分析电气工程实施过程中的影响因素，通过归纳总结获得有效结论。
课程目标1
H
3.2能够针对特定需求，完成输电、变电、配电、拖动等单元模块的设计；
课程目标2
M
8.3理解工程师对公众的安全、健康和福祉，以及环境保护的社会责任，并能够在电气工程相关领域的工程实践中自觉履行责任。
课程目标3
M
（注：要求课程目标与毕业要求指标点应是一一对应支撑）
教学内容、基本要求与学时分配
本课程课内总学时为40学时，其中课堂理论讲授和讨论共24学时，课内实验16学时。
（1）理论部分教学内容与学时安排
序号
教学内容
基本要求及重、难点（含德育要求）
学时
教学
方式
对应课程目标
1
EDA技术及PLD
基本要求：EDA的TOP-DOWN设计过程；SPLD的工作原理及存在的缺陷，CPLD和FPGA的工作原理和器件特点；
重点和难点：数字系统层次化设计流程；
德育要求：贯彻发展和创新理念。
2
集中讲授
课堂演示
1
2
QuartusII应用
基本要求：QuartusII软件的使用方法，掌握基于该软件设计数字电路的流程；
重点和难点：QuartusII仿真，下载与调试；
德育要求：技术革新的传承和保障理念。
4
集中讲授
互动验证
1
3
VHDL编程
基本要求：VHDL的基本语法：数据对象、IF语句、进程语句、并行语句等；
重点和难点：组合模块、时序模块的实现；
德育要求：贯彻应用中合作与担当理念。
6
集中讲授
互动验证
1，2
4
典型数字系统设计
基本要求：掌握数字钟、抢答器、频率计、拔河游戏机、洗衣机控制器、密码锁、乘法器等数字系统的设计方法；
重点和难点：典型数字系统的FPGA实现；
德育要求：贯彻设计中规范和法制理念。
6
集中讲授
互动设计
2，3
5
复杂数字系统设计
基本要求：Moore型状态机和Mealy型状态机设计方法；基于NiosII软核及标准构件实现复杂数字系统的实现方法。
重点和难点：有限状态机设计；NiosII软核及HAL架构；
德育要求：贯彻应用中包容与完美理念。
4
集中讲授
互动设计
2，3
6
综合项目设计
基本要求：基于FPGA开发技术完成自选（或指定）综合项目设计；
重点和难点：在实践中体现简化复杂度、降低功耗和成本、提升IP复用等方面的能力。德育要求：贯彻精益求精的工匠精神理念。
2
自主设计集中总结
2，3
合计
24
（2）实践部分教学内容与学时安排
序号
实验项目
实验内容与要求
学时
类型
对应课程目标
1
典型数字模块设计
内容：利用QuartusII实现编码器、译码器和加减计数器设计；
要求：熟悉QuartusⅡ的VHDL设计流程，掌握简单电路模块的设计及层次化设计流程。
4
验证
1
2
四位数字频率计设计
内容：用FPGA设计一个四位数字频率计，频率测量范围为0～9999Hz。设被测信号为方波，幅值已满足要求。
要求：掌握TOP-DOWN设计流程；掌握FSM设计方法。
4
设计
2，3
3
正弦信号发生器设计
内容：完成正弦信号发生器设计和系统实测，包括SignalTapII测试、FPGA中ROM的在系统数据读写测试和利用示波器测试。
要求：掌握LPM_ROM与FPGA硬件资源的使用方法。
4
设计
2，3
4
直流电机控制器
文档评论（0）