基于CMOS工艺的鉴频鉴相器及可编程电荷泵电路设计.pdfVIP

基于CMOS工艺的鉴频鉴相器及可编程电荷泵电路设计.pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

摘要

随着无线通信技术进展,毫米波和太赫兹集成电路变得越来越重要。频率综合

器是提供稳定本振信号的核心部件,而鉴频鉴相器(PFD,PhaseFrequencyDetector)

与电荷泵(CP,ChargePump)是电荷泵锁相环(CPPLL,ChargePumpPhase-Locked

Loop)的关键,直接影响系统性能。亚采样锁相环(SSPLL,Sub-SamplingPhase-

LockedLoop)作为一种新兴技术,其亚采样鉴相器(SSPD,Sub-SamplingPhase

Detector)和电荷泵(SSCP,Sub-SamplingChargePump)模块也至关重要,对系统性能

有着决定性影响。

本论文基于65nmCMOS工艺,设计完成了针对于电荷泵锁相环系统需求的可

编程鉴频鉴相器和可编程电荷泵电路,同时设计了针对于亚采样锁相环系统的亚

采样鉴相器和亚采样电荷泵电路。本文的创新点如下:

为实现电路的最佳性能,针对鉴频鉴相器和电荷泵的关键指标防死区脉冲宽

度和充放电电流大小做了可编程设计,其中可编程鉴频鉴相器采用3Bit可编程防

死区脉冲宽度设计,后仿真防死区脉冲宽度可以从113ps增加至1.16ns;可编程电

荷泵采用6Bit输出电流可编程设计,输出电流大小为10uA至630uA。为解决非理

想效应对亚采样鉴相器和亚采样电荷泵电路性能的影响,亚采样鉴相器通过增加

哑(dummy)器件和采用传输门开关降低了非理想效应对电路性能的影响,实现了对

20GHz信号的采样保持;亚采样电荷泵采用低压共源共栅(Cascode)电流镜提升电

流复制精度,增加轨对轨运放解决电荷共享问题。

本文所设计的电路满足电荷泵锁相环及亚采样锁相环系统要求,对今后毫米

波及太赫兹频率源的设计具有重要意义。

关键词:锁相环,鉴频鉴相器,电荷泵,亚采样,可编程

ABSTRACT

Withtheadvancementofwirelesscommunicationtechnology,millimeterwaveand

terahertzintegratedcircuitshavebecomeincreasinglyimportant.Thefrequency

synthesizeristhecorecomponentthatprovidesstablelocaloscillatorsignals,andthe

phasefrequencydetector(PFD)andchargepump(CP)arekeytothechargepumpphase-

lockedloop(CPPLL),directlyimpactingsystemperformance.Thesub-samplingphase-

lockedloop(SSPLL)isanemergingtechnology,thesub-samplingphasedetector(SSPD)

andsub-samplingchargepump(SSCP)arecriticalmodulesofSSPLL,significantly

affectingSSPLLsystemsperformance.

Inthisthesis,basedonthe65nmCMOSprocess,wehavedesignedprogrammable

PFDandCPcircuitstomeettherequirementsofCPPLLsystems.Wehavealsodesigned

SSPDandSSCPcircuitsforSSPLLsystems.Theinnovationsofthisthesisareasfollows:

Toachievethebestperformanceofthecircuits,wehaveimplementedprogrammable

designsforthekeyp

文档评论(0)

营销资料库 + 关注
实名认证
文档贡献者

本账号发布文档部分来源于互联网,仅用于技术分享交流用,版权为原作者所有。 2,文档内容部分来自网络意见,与本账号立场无关。

1亿VIP精品文档

相关文档