逻辑门电路课件.pptVIP

“1”例2.4.1計算TTL7410的扇出數。負載能力的計算2.4.3TTL或非門、集電極開路門和三態門電路1.TTL或非門①A、B中只要有一個為1，即高電平，如A＝1，則iB1就會經過T1A集電結流入T2A基極，使T2A、T5飽和導通，輸出為低電平，即Y＝0。②A＝B＝0時，iB1A、iB1B均分別流入T1A、T1B發射極，使T2A、T2B、T5均截止，T3、T4導通，輸出為高電平，即Y＝1。T4ABR1AT3T2AT1AYR4+VCCT5R2R3R5T2BT1BR1BABY≥1T4ABCDR1AT3T2AT1AYR4+VCCT5R2R3R5T2BT1BR1BTTL與或非門電路①A和B都為高電平（T2A導通）、或C和D都為高電平（T2B導通）時，T5飽和導通、T4截止，輸出Y=0。②A和B不全為高電平、並且C和D也不全為高電平（T2A和T2B同時截止）時，T5截止、T4飽和導通，輸出Y=1。ABYCD≥1與門Y=AB=AB或門Y=A+B=A+B異或門2.集電極開路門為什麼需要OC門？普通與非門的輸出不能直接連在一起實現“線與”！線與（WiredAND）：靠線的連接實現與的邏輯功能。L1L2L=L1L2可將幾個“OC”門的輸出端相聯（“線與”），再接電源和負載。“線與”將多個輸出信號直接相聯，按“與”邏輯輸出。普通TTL“與非”不允許直接相聯！當一個門電路的輸出為“H”，另一個為“L”時，會有大電流從“H”端流向“L”端，電流太大，會燒壞器件。2.集電極開路門將普通TTL與非門的T3、T4網路去掉，這種輸出結構稱為OC輸出結構。這種門電路稱為OC門。線與時，輸出回路間的電流通路不復存在。OUT2.集電極開路門OC門電路結構OC門邏輯符號接入外接電阻R後：①A、B不全為1時，vB1=1V，T2、T5截止，Y=1。②A、B全為1時，vB1=2.1V，T2、T5飽和導通，Y=0。2.集電極開路門外接電阻R的取值範圍為：OC門可以直接接較大電流的負載，如繼電器、指示燈、發光二極體等。普通TTL與非門不允許直接驅動電壓高於5V的負載，否則將被損壞。2.集電極開路門OC門輸出結構改變，帶負載能力受到影響。R選擇受限，T5退飽和很慢，影響工作速度。有一個門輸出低電平時，保證灌電流小於IOL全部輸出為高電平時，保證輸出達到高電平低值OC門解決了匯流排控制問題如果把驅動電路A、B、C……的輸出直接掛向匯流排，要求當某一驅動器向匯流排發送數據DIn時，其餘驅動器OFF，輸出均為“1”。這樣，匯流排狀態為各驅動器輸出狀態之“與”，即DIn·1·1·……=DIn。s0s1s2s3“1”RYABCDDI0DI1DI2DI33.三態輸出與非門TSL有三種輸出狀態：高、低、高阻。輸入端：數據輸入端A、B； 使能端E。1.E=1時實現與非邏輯。即全1出0，有0出1；2.E=0時T4和T5都截止，輸出高阻態。控制端E輸入端輸出端YAB10011010111100XXZ三態輸出與非門的邏輯狀態表三態門廣泛用於匯流排結構。讓各門的控制端En輪流處於低電平，即任何時刻只讓一個TSL門處於工作狀態，而其餘TSL門均處於高阻狀態，這樣匯流排Y就會輪流接受各TSL門的輸出。TSL門的其他應用多路開關ABE1ENY1EN1G1G2①作多路開關：E=0：門G1使能，G2禁止，Y=A；E=1：門G2使能，G1禁止，Y=B。AE1ENB1EN1雙向傳輸G1G2②信號雙向傳輸：E=0時信號向右傳送，B=A；E=1時信號向左傳送，A=B。2.4.4改進型TTL門電路―抗飽和TTL電路存在問題：TTL門電路工作速度相對於MOS較快，但由於當輸出為低電平時T5工作在深度飽和狀態，當輸出由低轉為高電平，由於在基區和集電區有存儲電荷不能馬上消散，而影響工作速度。由T6、R6和R3構成的有源泄放電路來代替T2射極電阻R3?可能工作在飽和狀態下的電晶體T1、T2、T3、T5都用帶有肖特基勢壘二極體（SBD）的三極管代替，以限制其飽和深度，提高工作速度改進方法?增加有源泄放電路1、提高工作速度2、提高抗干擾能力縮短了電路關閉時間和開啟時間