逻辑门电路课件.pptVIP

所以輸出為低電平。一、NMOS門電路1．NMOS非門2.3MOS邏輯門電路邏輯關係：（設兩管的開啟電壓為VT1=VT2=4V，且gm1＞＞gm2）（1）當輸入Vi為高電平8V時，T1導通，T2也導通。因為gm1＞＞gm2，所以兩管的導通電阻RDS1＜＜RDS2，輸出電壓為：（2）當輸入Vi為低電平0V時，T1截止，T2導通。所以輸出電壓為VOH=VDD-VT=8V，即輸出為高電平。所以電路實現了非邏輯。2．NMOS門電路（1）與非門（2）或非門1．邏輯關係：（設VDD＞（VTN+|VTP|），且VTN=|VTP|）（1）當Vi=0V時，TN截止，TP導通。輸出VO≈VDD。（2）當Vi=VDD時，TN導通，TP截止，輸出VO≈0V。二、CMOS非門CMOS邏輯門電路是由N溝道MOSFET和P溝道MOSFET互補而成。（1）當Vi＜2V，TN截止，TP導通，輸出Vo≈VDD=10V。（2）當2V＜Vi＜5V，TN工作在飽和區，TP工作在可變電阻區。（3）當Vi=5V，兩管都工作在飽和區，Vo=（VDD/2）=5V。（4）當5V＜Vi＜8V，TP工作在飽和區，TN工作在可變電阻區。（5）當Vi＞8V，TP截止，TN導通，輸出Vo=0V。可見：CMOS門電路的閾值電壓Vth=VDD/22．電壓傳輸特性：（設:VDD=10V，VTN=|VTP|=2V）3．工作速度由於CMOS非門電路工作時總有一個管子導通，所以當帶電容負載時，給電容充電和放電都比較快。CMOS非門的平均傳輸延遲時間約為10ns。（2）或非門三、其他的CMOS門電路1．CMOS與非門和或非門電路（1）與非門（3）帶緩衝級的門電路為了穩定輸出高低電平，可在輸入輸出端分別加反相器作緩衝級。下圖所示為帶緩衝級的二輸入端與非門電路。L=一、二極體與門和或門電路1．與門電路邏輯門電路2.1基本邏輯門電路2．或門電路二、三極管非門電路二極體與門和或門電路的缺點：（1）在多個門串接使用時，會出現低電平偏離標準數值的情況。（2）負載能力差解決辦法：將二極體與門（或門）電路和三極管非門電路組合起來。三、DTL與非門電路工作原理：（1）當A、B、C全接為高電平5V時，二極體D1～D3都截止，而D4、D5和T導通，且T為飽和導通，VL=0.3V，即輸出低電平。（2）A、B、C中只要有一個為低電平0.3V時，則VP≈1V，從而使D4、D5和T都截止，VL=VCC=5V，即輸出高電平。所以該電路滿足與非邏輯關係，即：2.2TTL邏輯門電路一、TTL與非門的基本結構及工作原理1．TTL與非門的基本結構2．TTL與非門的邏輯關係（1）輸入全為高電平3.6V時。T2、T3導通，VB1=0.7×3=2.1（V），由於T3飽和導通，輸出電壓為：VO=VCES3≈0.3V這時T2也飽和導通，故有VC2=VE2+VCE2=1V。使T4和二極體D都截止。實現了與非門的邏輯功能之一：輸入全為高電平時，輸出為低電平。該發射結導通，VB1=1V。所以T2、T3都截止。由於T2截止，流過RC2的電流較小，可以忽略，所以VB4≈VCC=5V，使T4和D導通，則有：VO≈VCC-VBE4-VD=5-0.7-0.7=3.6（V）實現了與非門的邏輯功能的另一方面：輸入有低電平時，輸出為高電平。綜合上述兩種情況，該電路滿足與非的邏輯功能，即：（2）輸入有低電平0.3V時。二、TTL與非門的開關速度1．TTL與非門提高工作速度的原理（1）採用多發射極三極管加快了存儲電荷的消散過程。（2）採用了推拉式輸出級，輸出阻抗比較小，可迅速給負載電容充放電。2．TTL與非門傳輸延遲時間tpd導通延遲時間tPHL——從輸入波形上升沿的中點到輸出波形下降沿的中點所經歷的時間。截止延遲時間tPLH——從輸入波形下降沿的中點到輸出波形上升沿的中點所經歷的時間。與非門的傳輸延遲時間tpd是tPHL和tPLH的平均值。即一般TTL與非門傳輸延遲時間tpd的值為幾納秒～十幾個納秒。三、TTL與非門的電壓傳輸特性及抗干擾能力1．電壓傳輸特性曲線：Vo=f（Vi）（1）輸出高電平電壓VOH——在正邏輯體制中代表邏輯“1”的輸出電壓。VOH的理論值為3.6V，