应用于芯片级分子时钟的低抖动小数分频亚采样锁相环.pdfVIP

摘要

摘要

芯片级分子时钟是一种高稳定性、高集成度、低成本的小型化时间基准，在

无GPS条件下，可以满足长时通信、导航和定位等需求。在分子时钟架构中，锁

相环是决定分子时钟性能的关键模块，它产生的高频源可以为分子时钟发射端提

供频率调制，为接收端提供本振信号。如果高频探测信号的相位噪声传递至基带，

就会限制谱线探测信噪比和灵敏度，这就决定了频率源在低频偏范围内具有低的

相位噪声。

为了满足芯片级分子时钟谱线探测信噪比的需求，本文设计了一种具有宽环

路带宽、低带内相位噪声、低积分抖动等特性的亚采样锁相环。亚采样鉴相器由

采样保持器构成，由低频参考信号直接采样高频振荡器反馈信号，将相位域误差

转换到电压域，跨导放大器再将该电压误差转化为电流误差，对环路滤波器进行

充放电，实现环路控制。在小数模式下，使用相位插值器与数字时间转换器结合

的方式，实现参考信号与反馈信号的相位对齐。与传统的电荷泵锁相环相比，亚

采样锁相环直接参考信号采样反馈信号，反馈路径上没有分频器，使得环路增益

极大提高，电荷泵的噪声传递到输出不再倍乘分频比系数，极大改善了带内相噪。

同时核心环路不需要分频链，既减小了噪声，也减少了功耗。

本设计基于TSMC65nmCMOS工艺，采用Cadence、Matlab等仿真工具分别

对亚采样锁相环系统的双环路电路模块及系统进行了仿真验证，版图绘制并流片

测试，芯片总面积为1.6mm×1.1mm。测试结果表明，在参考时钟信号为100MHz

时，亚采样锁相环经过二分频之后输出，输出频率的范围为5.7-6.9GHz，锁相环

输出为6.3GHz时，在300K常温下，整数均方根抖动为116.88fs，相位噪声为-

113.31dBc/Hz@100kHz，实现了−244.0dB的FoM。电子器件噪声有闪烁噪声和热

噪声两大类，通过降低环境温度可以降低热噪声，使锁相环有更低的相位噪声。

在4K低温下，整数均方根抖动为94.37fs，相位噪声为−113.72dBc/Hz@100kHz，

实现了−245.9dB的FoM。本文设计的亚采样锁相环可以为芯片级分子时钟发射端

提供低噪声频率源。

关键词：芯片级分子时钟，亚采样锁相环，相位插值器，数字-时间转换器，相位

噪声

I

ABSTRACT

ABSTRACT

Thechip-scalemolecularclockaminiaturizedtimereferencewithhighstability,

highintegrationandlowcost,whichcanmeettheneedsoflong-termcommunication,

navigationandpositioningwithoutGPS.Inthemolecularclockarchitecture,thephase-

lockedloopisthekeymoduletodetermineperformance,whichprovidesfrequency

modulationforthetransmitterandlocaloscillatorsignalforthereceiver.Ifthephase

noiseofthehigh-frequencydetectionsignalistransmittedtothebaseband,itwilllimit

thesignal-to-noiseratioandsensitivityofthespectrallinedetection,whichdetermines

thatthefrequencysourcehaslowphasenoiseinthelowfrequencyoffsetrange.

Tomeetthe