触发器和时序逻辑电路设计.pptVIP

触发器和时序逻辑电

路设计

第1页，共99页，星期日，2025年，2月5日

培训内容

第2页，共99页，星期日，2025年，2月5日

第3章时序逻辑电路的分析与设计

第3页，共99页，星期日，2025年，2月5日

第一节触发器

第4页，共99页，星期日，2025年，2月5日

触发器是构成时序逻辑电路的基本逻辑部件。

它有两个稳定的状态：0状态和1状态；

在不同的输入情况下，它可以被置成0状态或1状

态；

当输入信号消失后，所置成的状态能够保持

不变。

所以，触发器可以记忆1位二值信号。根据逻辑功能

的不同，触发器可以分为RS触发器、D触发器、JK

触发器、T和T´触发器；按照结构形式的不同，

又可分为基本RS触发器、同步触发器、主从触发

器和边沿触发器。

第5页，共99页，星期日，2025年，2月5日

一、基本RS触发器

信号输出端，Q=0、Q=1的状态称0

状态，Q=1、Q=0的状态称1状态，

电

路QQQQ

组

成

和

逻SR

辑

符

SRSR

号(a)逻辑图(b)逻辑符号

信号输入端，低电平有效。

第6页，共99页，星期日，2025年，2月5日

工作原理

QQ

01RSQ

010

10

SR

①R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1；

再由S=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都

将变成0状态，这种情况称将触发器置0或复位。R端称为触发

器的置0端或复位端。

第7页，共99页，星期日，2025年，2月5日

QQ

10RSQ

010

101

01

SR

②R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1；

再由R=1、Q=1可得Q＝0。即不论触发器原来处于什么状态都

将变成1状态，这种情况称将触发器置1或置位。S端称为触发

器的置1端或置位端。

第8页，共99页，星期日，2025年，2月5日

QQ

0101RS