CN114121807B 用于形成晶体管结构的方法 （Imec非营利协会）.docxVIP

(19)国家知识产权局

(12)发明专利

(10)授权公告号CN114121807B(45)授权公告日2025.07.11

(21)申请号202110982949.6

(22)申请日2021.08.25

(65)同一申请的已公布的文献号申请公布号CN114121807A

(43)申请公布日2022.03.01

(30)优先权数据02020.08.25EP

(73)专利权人IMEC非营利协会地址比利时勒芬

(72)发明人曾文德J·博迈尔斯B·布里格斯

(51)Int.CI.

H10D84/03(2025.01)

H10D84/85(2025.01)

B82Y40/00(2011.01)

B82Y10/00(2011.01)

(56)对比文件

US2020/0152734A1,2020.05.14

ECKXP等.Novelforksheetdevice

architectureasultimatelogicscaling

devicetowards2nm.2019international

electrondevicemeeting.2019,第1-4页.

审查员李毅妮

(74)专利代理机构中科专利商标代理有限责任

公司11021专利代理师李博张启程

权利要求书3页说明书14页附图9页

(54)发明名称

用于形成晶体管结构的方法

(57)摘要

CN114121807B用于形成第一和第二晶体管结构的方法，其中第一和第二晶体管结构由绝缘壁间隔开，包括：在衬底的半导体层上形成第一和第二半导体层堆叠，每个层堆叠在自底向上的方向上包括牺牲层和沟道层，其中层堆叠由延伸到半导体层衬底中的沟槽间隔开，沟槽填充有绝缘壁材料以形成绝缘壁；处理层堆叠以分别在第一和第二器件区中形成第一和第二晶体管结构，处理包括形成源极区和漏极区并形成栅极堆叠；还包括，在处理前：通过刻蚀去除每个层堆叠的牺牲层以在绝缘壁的任一侧上在第一和第二层堆叠的沟道层下面形成相应空腔，沟道层被绝缘壁支撑；在空腔中沉积底部绝缘材料；在处理后，底部绝缘材料在绝缘壁的任一侧上在源极区、漏极区和沟道区下形成底部绝缘

CN114121807B

108

108

102

112b

114b

114a

124

102

Z

XY

112

112a

122

126

CN114121807B权利要求书1/3页

2

1.一种用于相应地在衬底的第一器件区和第二器件区中形成第一晶体管结构和第二晶体管结构的方法，每个晶体管结构包括源极区、漏极区、在沿着该衬底的第一方向上在该源极区与该漏极区之间延伸的沟道区、以及在该沟道区处的栅极堆叠，其中，该第一晶体管结构和该第二晶体管结构在横向于该第一方向的沿着该衬底的第二方向上由在该第一方向上延伸的绝缘壁间隔开，并且该方法包括：

在该衬底的半导体层上形成该第一器件区中的第一半导体层堆叠以及该第二器件区中的第二半导体层堆叠，每个半导体层堆叠在自底向上的方向上包括第一牺牲层、多个沟道层和多个第二牺牲层，这些第二牺牲层与这些沟道层交替，并且这些沟道层是由不同于该第一牺牲层和这些第二牺牲层的材料形成的，其中，每个第一牺牲层包括下厚度部分和上厚度部分，最底部的沟道层被形成在该上厚度部分上，其中，这些半导体层堆叠由延伸到该衬底的该半导体层中的沟槽间隔开，该沟槽填充有绝缘壁材料以形成该绝缘壁；以及

处理这些半导体层堆叠以相应地在该第一器件区和该第二器件区中形成该第一晶体管结构和该第二晶体管结构，该处理包括通过对于这些沟道层选择性地刻蚀这些第二牺牲层来形成释放的沟道层部分，形成这些源极区和这些漏极区并且沿着这些沟道层部分形成这些栅极堆叠；

该方法进一步包括，在所述处理之前：

在该第一半导体层堆叠和该第二半导体层堆叠的背离该绝缘壁的侧壁表面上形成间隔物层，该间隔物层覆盖这些沟道层和这些第二牺牲层的侧壁表面；以及至少暴露这些第一牺牲层的该下厚度部分；

通过刻蚀来去除每个半导体层堆叠的该第一牺牲层，从而在该绝缘壁的任一侧上在该第一半导体层堆叠和该第二半导体层堆叠的该沟道层下面形成相应的空腔，这些沟道层被该绝缘壁支撑，其中，每个半导