CN117524871A 高电子迁移率晶体管及其制作方法 （联华电子股份有限公司）.docxVIP

(19)国家知识产权局

(12)发明专利申请

(10)申请公布号CN117524871A(43)申请公布日2024.02.06

(21)申请号202210986399.X

(22)申请日2022.08.17

(30)优先权数据

1111281242022.07.27TW

(71)申请人联华电子股份有限公司地址中国台湾新竹市

(72)发明人叶治东廖文荣

(74)专利代理机构北京市柳沈律师事务所

11105

专利代理师王锐

(51)Int.CI.

HO1L21/335(2006.01)

H01L29/06(2006.01)

HO1L29/20(2006.01)

HO1L29/778(2006.01)

权利要求书1页说明书3页附图1页

(54)发明名称

高电子迁移率晶体管及其制作方法

(57)摘要

28□181420303212本发明公开一种高电子迁移率晶体管及其制作方法，其中该制作高电子迁移率晶体管(highelectronmobilitytransistor,HEMT)的方法为，主要包含形成一缓冲层于基底上，形成一阻障层于缓冲层上，形成一P型半导体层于阻障层上，形成一

28□18

14

20

30

32

12

CN117524871Ainjectionbufferlayer,HIBL)

CN117524871A

2

CN117524871A权利要求书1/1页

1.一种制作高电子迁移率晶体管(highelectronmobilitytransistor,HEMT)的方法，其特征在于，包含：

形成缓冲层于基底上；

形成阻障层于该缓冲层上；

形成P型半导体层于该阻障层上；

形成空穴注入缓冲层(holeinjectionbufferlayer,HIBL)于该P型半导体层上；以及

形成栅极电极于该空穴注入缓冲层上。

2.如权利要求1所述的方法，还包含：

图案化该P型半导体层；

形成保护层于该P型半导体层上；

图案化该保护层并暴露出该P型半导体层；

形成硅层于该P型半导体层上；

形成该栅极电极于该硅层上；

进行退火制作工艺将该硅层转换为该空穴注入缓冲层；以及

形成源极电极以及漏极电极于该栅极电极两侧。

3.如权利要求2所述的方法，其中该硅层包含非晶硅层。

4.如权利要求2所述的方法，其中该退火制作工艺包含快速升温退火制作工艺。

5.如权利要求2所述的方法，其中该硅层厚度小于该空穴注入缓冲层厚度。

6.如权利要求1所述的方法，其中该缓冲层包含氮化镓(GaN)。

7.如权利要求1所述的方法，其中该阻障层包含氮化铝镓(A1Ga1?N)。

8.如权利要求1所述的方法，其中该P型半导体层包含P型氮化镓。

9.如权利要求1所述的方法，其中该空穴注入缓冲层包含硅的浓度梯度。

10.一种高电子迁移率晶体管(highelectronmobilitytransistor,HEMT),其特征在于，包含：

缓冲层，设于基底上；

阻障层，设于该缓冲层上；

P型半导体层，设于该阻障层上；

空穴注入缓冲层(holeinjectionbufferlayer,HIBL),设于该P型半导体层上；以及栅极电极，设于该空穴注入缓冲层上。

11.如权利要求10所述的高电子迁移率晶体管，其中该空穴注入缓冲层厚度小于该P型半导体层厚度。

12.如权利要求10所述的高电子迁移率晶体管，其中该缓冲层包含氮化镓(GaN)。

13.如权利要求10所述的高电子迁移率晶体管，其中该阻障层包含氮化铝镓(AlGa?xN)。

14.如权利要求10所述的高电子迁移率晶体管，其中该P型半导体层包含P型氮化镓。

15.如权利要求10所述的高电子迁移率晶体管，其中该空穴注入缓冲层包含硅。

16.如权利要求10所述的高电子迁移率晶体管，其中该空穴注入缓冲层包含硅的浓度梯度。

CN117524871A说明书1/3页

3

高电子迁移率晶体管及其制作方法

技术领域

[0001]本发明涉及一种高电子迁移率晶体管及其制作方法。

背景