CN114551571A 半导体器件、制作方法、三维存储器及存储系统 （长江存储科技有限责任公司）.docxVIP

(19)国家知识产权局

(12)发明专利申请

(10)申请公布号CN114551571A(43)申请公布日2022.05.27

(21)申请号202210154599.9

(22)申请日2022.02.21

(71)申请人长江存储科技有限责任公司

地址430205湖北省武汉市东湖新技术开

发区未来三路88号

(72)发明人王欣孙超

(74)专利代理机构深圳紫藤知识产权代理有限公司44570

专利代理师孟霞

(51)Int.CI.

HO1L29/06(2006.01)

HO1L27/11524(2017.01)

HO1L27/11551(2017.01)

HO1L27/1157(2017.01)

HO1L27/11578(2017.01)

权利要求书2页说明书12页附图10页

(54)发明名称

半导体器件、制作方法、三维存储器及存储系统

(57)摘要

CN114551571A本发明提供了一种半导体器件、制作方法、三维存储器及存储系统，半导体器件包括：衬底，衬底包括沿第一方向设置的器件区；隔离结构，隔离结构用于将器件区隔离；位于器件区上的栅极结构，栅极结构沿垂直于第一方向的第二方向延伸；其中，器件区包括第一掺杂区和第二掺杂区，第一掺杂区沿第一方向位于栅极结构的两侧设置，第二掺杂区位于第一掺杂区在第二方向上的外侧，第一掺杂区与第二掺杂区的掺杂状态不同。通过第一掺杂区与第二掺杂区的掺杂状态不同，可以改变栅极结构在第二方向上的有效通道宽度，以改善半导体器件的Id-Vg曲线的

CN114551571A

100

CN114551571A权利要求书1/2页

2

1.一种半导体器件，其特征在于，包括：

衬底，所述衬底包括沿第一方向设置的器件区；

隔离结构，所述隔离结构用于将所述器件区隔离；

位于所述器件区上的栅极结构，所述栅极结构沿垂直于所述第一方向的第二方向延伸；

其中，所述器件区包括第一掺杂区和第二掺杂区，所述第一掺杂区沿所述第一方向位于所述栅极结构的两侧设置，所述第二掺杂区位于所述第一掺杂区在第二方向上的外侧，所述第一掺杂区与所述第二掺杂区的掺杂状态不同。

2.如权利要求1所述的半导体器件，其特征在于，所述第一掺杂区与所述第二掺杂区至少部分重叠。

3.如权利要求1所述的半导体器件，其特征在于，所述第一掺杂区在所述第二方向上具有第一宽度，所述第二掺杂区在所述第二方向上具有第二宽度，所述栅极结构在所述第二方向上形成于所述器件区中的有效通道宽度对应于所述第一宽度与所述第二宽度的差值。

4.如权利要求1所述的半导体器件，其特征在于，所述第二掺杂区的掺杂类型与所述第一掺杂区的掺杂类型相反。

5.如权利要求1所述的半导体器件，其特征在于，所述第二掺杂区与所述第一掺杂区相邻，且位于器件区沿第二方向与隔离结构交界的两侧。

6.如权利要求5所述的半导体器件，其特征在于，所述第二掺杂区还位于所述栅极结构下方，且所述栅极结构沿垂直于所述衬底的第一纵向在所述第二掺杂区上的投影部分位于所述第二掺杂区内。

7.如权利要求1所述的半导体器件，其特征在于，所述第一掺杂区的掺杂类型与所述第二掺杂区的掺杂类型中，其中一个为N型，另一个为P型。

8.如权利要求3所述的半导体器件，其特征在于，所述第二宽度不大于50nm。

9.一种半导体器件的制作方法，其特征在于，包括：

提供衬底，所述衬底包括沿第一方向设置的器件区，以及将所述器件区隔开的隔离区，并在所述隔离区中形成隔离槽；

在所述器件区上方形成栅极结构，所述栅极结构沿垂直于所述第一方向的第二方向延伸；

于所述器件区中沿所述第一方向形成位于所述栅极结构两侧的第一掺杂区，以及；

于所述器件区中形成第二掺杂区，所述第二掺杂区位于所述第一掺杂区在第二方向上的外侧；

其中，所述第一掺杂区与所述第二掺杂区的掺杂状态不同。

10.如权利要求9所述的半导体器件的制作方法，其特征在于，所述于所述器件区中形成第二掺杂区的步骤包括，所述第一掺杂区与所述第二掺杂区至少部分重叠。

11.如权利要求9所述的半导体器件的制作方法，其特征在于，所述于所述器件区中形成第二掺杂区的步骤包括，所述第一掺杂区在所述第二方向上具有第一宽度，所述第二掺杂区在所述第二方向上具有第二宽度，所述栅极结构在所述第二方向上形成于所述器件区中的有效通道宽度对应于所述第一宽度与所述第二宽度的