CN110707157A 基于P+型保护环结构的AlGaN-GaN肖特基势垒二极管及制作方法 （西安电子科技大学）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号CN110707157A

(43)申请公布日2020.01.17

(21)申请号201911097889.9

(22)申请日2019.11.12

(71)申请人西安电子科技大学

地址710071陕西省西安市太白南路2号

(72)发明人赵胜雷宋秀峰张进成朱丹陈大正张春福张金风毛维郝跃

(74)专利代理机构陕西电子工业专利中心

61205

代理人王品华张问芬

(51)Int.CI.

H01L29/872(2006.01)

H01L29/06(2006.01)

H01L21/329(2006.01)

权利要求书2页说明书5页附图2页

(54)发明名称

基于P+型保护环结构的AlGaN/GaN肖特基势垒二极管及制作方法

(57)摘要

CN110707157A本发明公开了一种基于P+型保护环结构的AlGaN/GaN肖特基势垒二极管器件及制作方法，主要解决现有技术击穿电压较低，可靠性较差的问题。其自下而上包括衬底(1)、成核层(2)、缓冲层(3)、插入层(4)、势垒层(5),势垒层(5)上方设有阳极(7)和阴极(8),势垒层(5)中的阳极下方1~3μm长度内注有Mg离子，形成P+型保护环(6),该阳极与阴极之间为钝化层(9)。本发明由于在势垒层中设有P+型保护环，降低了阳极下方边缘电场峰值，提高了击穿电压，且工艺简单、成品率

CN110707157A

阳极7

阴极8

钝化层9

P+型保护环6

势垒层5

CN110707157A权利要求书1/2页

2

1.一种基于P+型保护环结构的AlGaN/GaN肖特基势垒二极管，自下而上包括衬底(1)、成核层(2)、缓冲层(3)、插入层(4)和势垒层(5),势垒层(5)的上方设有阳极(7)和阴极(8),该阳极(7)与阴极(8)之间为钝化层(9),其特征在于，势垒层(5)中的阳极下方1～3μm长度内注有Mg离子，形成P+型保护环(6),用于降低阳极下方边缘电场峰值，提高击穿电压。

2.根据权利要求1所述的二极管，其特征在于，衬底(1)采用蓝宝石或Si或SiC或GaN体材料。

3.根据权利要求1所述的二极管，其特征在于：

成核层(2)采用A1N,厚度为30～90nm。

缓冲层(3)采用GaN,厚度为0.5～5μm。

4.根据权利要求1所述的二极管，其特征在于：

插入层(4)采用A1N,厚度为0.5～2nm;

势垒层(5)采用AlGaN,厚度为15～30nm。

5.根据权利要求1所述的二极管，其特征在于：钝化层(9)采用SiN或SiO?或Al?03或HfO?介质。

6.一种基于P+型保护环结构的AlGaN/GaN肖特基势垒二极管制作方法，其特征在于，包括如下步骤：

1)对衬底表面进行消除悬挂键的预处理，将预处理后的衬底置于H?氛围的反应室在950℃的高温下进行热处理，再采用MOCVD工艺，在衬底上外延生长厚度为30～90nmAlN成核层；

2)在A1N成核层上采用MOCVD工艺淀积厚度为0.5～5μm的本征GaN缓冲层；

3)在GaN缓冲层上采用MOCVD工艺淀积厚度为0.5～2nm的A1N插入层；

4)在A1N插入层上采用MOCVD工艺淀积厚度为15～30nm的AlGaN势垒层；

5)在AlGaN势垒层上制作掩膜，并采用离子注入工艺在势垒层中注入能量为30~50keV、剂量为5×1013~5×101?cm-2的Mg离子，形成长度为1～3μm的P+型保护环；

6)在AlGaN势垒层上制作掩膜，并采用磁控溅射工艺在该势垒层上方沉积阴极金属，并在830℃的高温下进行退火，再在势垒层上方的另一侧上，采用磁控溅射工艺沉积阳极金属，该阴极金属采用Ti/Al或Ti/Al/Ni/Au或Ti/Al/Mo/Au,该阳极金属采用Ni/Au/Ni或Ni/Au或W/Au或Mo/Au;

7)将进行完上述步骤的外延片放入等离子体增强化学气相淀积PECVD反应室内，进行钝化层沉积；

8)对阳极和阴极上的钝化层进行光刻、刻蚀，形成阳极接触孔和阴极接触孔，完成整个器件的制作。

7.根据权利要求6所述的方法，其特征在于：所述步骤1)和步骤3)的MOCVD工艺参数是：反应室压力为10～100Torr,Al源流量为40-100μm