四位二进制数可控加减法上海交通大学电子技术实验大作业.docxVIP

四位二进制数可控加减法上海交通大学电子技术实验大作业

引言

在数字电子技术领域，二进制运算作为一切数字逻辑操作的基础，其重要性不言而喻。无论是微型处理器的算术逻辑单元（ALU），还是各类数字信号处理系统，都离不开基本的加、减、乘、除运算模块。其中，可控加减法电路因其能够通过简单控制信号灵活切换运算模式，在节省硬件资源、提高电路灵活性方面展现出显著优势，成为数字系统设计中不可或缺的基本单元。本次实验旨在设计并实现一个基于经典数字集成电路的四位二进制数可控加减法电路，深入理解二进制运算的原理、补码的应用以及组合逻辑电路的设计方法与调试技巧，为后续更复杂数字系统的设计与分析奠定坚实基础。

设计原理

二进制加法与减法的数学基础

二进制加法遵循“逢二进一”的原则，与十进制加法类似，但每位的基数为2。对于两个四位二进制数A（A3A2A1A0）和B（B3B2B1B0），其加法运算的结果S（S3S2S1S0）由各位的和及进位组成。全加器（FullAdder）是实现一位二进制数加法的基本单元，它能够处理本位的两个加数（Ai，Bi）和来自低位的进位（Ci），产生本位和（Si）与向高位的进位（Ci+1）。

可控加减法的核心思想

为实现加减法的可控切换，引入一个控制信号M。当M=0时，电路执行加法运算（A+B）；当M=1时，电路执行减法运算（A-B），即A+[-B]补。

具体实现逻辑如下：

1.加法模式（M=0）：B直接作为全加器的输入，最低位进位输入端C0置0。此时，电路执行A+B+0的运算。

2.减法模式（M=1）：B的每一位Bi需通过异或门与M进行运算。当M=1时，Bi异或1的结果为其反码（[B]反）。同时，将最低位进位输入端C0置为M（即1），这相当于在反码的基础上再加1，从而实现了[-B]补的功能。此时，电路执行A+[B]反+1=A+[-B]补的运算。

溢出与进位/借位的判断

四位二进制数运算的结果可能超出四位表示范围，因此需要考虑溢出（Overflow）以及进位/借位（Carry/Borrow）信号。对于无符号数，进位输出C4（来自最高位全加器的进位）直接指示了加法运算的溢出。对于有符号数（通常采用补码表示），溢出的判断则需结合最高位的进位（C4）和次高位的进位（C3），当C4与C3不同时，表明发生溢出。

在减法运算中，若将其视为A+[-B]补的加法运算，则此时的进位输出C4的意义与加法时有所不同。对于无符号数，C4=1表示A=B，无借位；C4=0表示AB，产生借位。对于有符号数，借位的判断同样需要结合运算结果的符号位及进位情况。在本实验中，我们主要关注无符号数运算，并以C4作为加法的进位输出或减法的借位指示（当C4=0时，表示减法有借位）。

电路设计与实现

主要元器件选择

本设计将采用中规模集成组合逻辑芯片来搭建电路，以提高效率和可靠性：

*四位全加器：选用74LS283。该芯片内部集成了四个独立的全加器，并采用先行进位结构，具有运算速度快的特点。其引脚功能包括：A3-A0（被加数输入端）、B3-B0（加数输入端）、Cin（低位进位输入端）、S3-S0（和输出端）、Cout（高位进位输出端）。

*异或门：选用74LS86（四2输入异或门）。用于在减法模式下对B的每一位进行取反操作。

*逻辑电平输入：通过面包板上的拨码开关或逻辑电平开关提供A、B的各位输入以及控制信号M。

*结果显示：通过LED发光二极管显示运算结果S（S3-S0）及进位/借位信号C4。LED通常需要串联限流电阻（约330Ω）以保护器件。

逻辑框图与连接

电路的核心逻辑框图如图1所示（此处省略图示，实际报告中应绘制）。其主要连接关系如下：

1.数据输入：四位二进制数A的各位A3-A0分别连接至74LS283的A3-A0引脚。

2.B的处理与输入：四位二进制数B的各位B3-B0分别连接至74LS86中四个异或门的一个输入端。四个异或门的另一个输入端共同连接至控制信号M。异或门的输出（即M=0时为B，M=1时为B的反码）分别连接至74LS283的B3-B0引脚。

3.控制信号与进位输入：控制信号M同时连接至74LS283的Cin（低位进位输入）引脚。

4.结果输出：74LS283的S3-S0引脚分别连接至四个LED（串联限流电阻）以显示运算结果的和/差。74LS283的Cout（高位进位输出）引脚连接至一个LED（串联限流电阻）以显示进位/借位信号C4。

真值表验证

为确保设计的正确性，可通过典型输入组合进行验证。例如：

*加法运算（M=0）：

*A=0001(1),B=0010(2),M=0→预期结果S=0011(3),C4=0