CN110349940B 一种芯片封装结构及其制作方法 （深圳第三代半导体研究院）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利

(45)授权

(10)授权公告号CN110349940B公告日2020.11.17

(21)申请号201910566686.3

(22)申请日2019.06.27

(65)同一申请的已公布的文献号申请公布号CN110349940A

(43)申请公布日2019.10.18

(73)专利权人深圳第三代半导体研究院

地址518051广东省深圳市南山区西丽大

学城学苑大道1088号台州楼

(72)发明人李俊叶怀宇刘旭裴明月张国旗

H01L21/98(2006.01)

H01L23/48(2006.01)

H01L23/31(2006.01)

H01L21/50(2006.01)

H01L21/56(2006.01)

HO1L23/367(2006.01)

H01L23/373(2006.01)

(56)对比文件

CN104599984A,2015.05.06

审查员肖瑶

(74)专利代理机构北京中知法苑知识产权代理

有限公司11226代理人李明

(51)Int.CI.

HO1L25/07(2006.01)权利要求书2页说明书5页附图4页

(54)发明名称

一种芯片封装结构及其制作方法

(57)摘要

CN110349940B本发明提供一种芯片封装结构及其制作方法，包括相邻设置的第一芯片本体(42)、第二芯片本体(43),所述第一芯片本体(42)底面粘接有第一导电胶(40),所述第二芯片本体(43)顶面粘接有第二导电胶(41),所述第一导电胶(40)设置在第一导电层(20)上，第二导电层(21)设置在所述第二导电胶(41)上，所述第一导电层(20)、所述第二导电层(21)分别具有第一开口、第二开口，绝缘层(60)填充所述第一芯片本体(42)。本发明通过采用双层可分离材料可以实现芯片上下两面同时封装，从而使得本发明的技术方案可

CN110349940B

CN110349940B权利要求书1/2页

2

1.一种芯片封装结构的制作方法，其特征在于，包括以下步骤：

S101、提供分别作为补强载体用的第一可分离材料层(10)、第二可分离材料层(11);

S102、分别在所述第一可分离材料层(10)、所述第二可分离材料层(11)上制作第一导电层(20)、第二导电层(21);

S103、分别对所述第一导电层(20)、所述第二导电层(21)进行图案化分别形成第一开口、第二开口以露出部分所述第一可分离材料层(10)、所述第二可分离材料层(11);

S104、分别在制作完成好图案化的所述第一导电层(20)、所述第二导电层(21)上依序粘接第一导电胶(40)、第二导电胶(41)以及第一芯片本体(42)、第二芯片本体(43);

S105、将制作好的所述第二可分离材料层(11)、所述第二导电层(21)、所述第二导电胶(41)以及所述第二芯片本体(43)倒放过来，并使所述第二可分离材料层(11)与所述第一可分离材料层(10)间隔一定距离相对对齐设置，并使所述第一芯片本体(42)与所述第二芯片本体(43)水平间隔一定距离相邻设置；

S106、通过上下套孔压合方法在所述第一可分离材料层(10)、所述第二可分离材料层(11)、所述第一导电层(20)、所述第二导电层(21)、所述第一导电胶(40)、所述第二导电胶(41)以及所述第一芯片本体(42)、所述第二芯片本体(43)之间的空间内压合绝缘材料以形成绝缘层(60);

S107、将上下层的所述第一可分离材料层(10)、第二可分离材料层(11)去除，以露出所述第一导电层(20)、所述第二导电层(21)以及所述绝缘层(60)的部分表面，并对去除后的分离界面进行清洗；

S108、分别在覆盖所述第一芯片本体(42)、所述第二芯片本体(43)、所述第一导电层(20)以及所述第二导电层(21)上的所述绝缘层(60)中制作通孔，所述通孔露出所述第一芯片本体(42)、所述第二芯片本体(43)、所述第一导电层(20)以及所述第二导电层(21);

S109、在贯穿所述绝缘层(60)的所述通孔中填充金属并制作覆盖所述