《VerilogHDL负责数字电路设计（AI助学版）》课件 6 - 1 assign语句.pptxVIP

6.3assign语句;连续赋值语句可以指定赋值的延迟，类似于门的延迟。连续赋值语句具有如下特点：

连续赋值语句中，被赋值的变量是网线型的标量或向量，或者是网线型的标量或向量的拼接，不能是寄存器型的标量或向量；

连续赋值语句总是处于激活状态。只要任意一个操作数发生变化，表达式就会被立即重新计算，并且将结果赋给等式左边的网线变量；

操作数可以是网线型的标量或向量，寄存器型的标量或向量，也可以是函数调用；

赋值延迟用于控制对网线型的标量或向量赋新值的时间，根据仿真时间单位进行说明。赋值延时类似于门的延时，用于描述实际电路中的时序。;应用举例：

wireout,i1,i2;

assignout=i1i2;

wire[15:0]addr;

reg[15:0]addr1_bits,addr2_bits;

assignaddr[15:0]=addr1_bits[15:0]^addr2_bits[15:0];

wirec_out,c_in;

wire[3:0]sum,a,b;

assign{c_out,sum[3:0]}=a[3:0]+b[3:0]+c_in;;6.3.1隐式连续赋值;6.3.2隐式线网申明;6.3.3assign语句应用;反相器;三态门;与门;或门;异或门;一位全加器;四位全加器;二选一;多位二选一;四