《VerilogHDL负责数字电路设计（AI助学版）》课件 11 - 2 双向信号的建模.pptxVIP

11.2双向信号的建模双向信号线电路图?

VerilogHDL建模moduleIN_OUT_D(D,RD,D_OUT,D_IN);inputRD,D_OUT;outputD_IN;inoutD;bufif1BUFIF1(D,D_OUT,RD);bufBUF(D_IN,D);endmodule在集成电路电路设计中，双向信号一般在电路的顶层模块中进行这样实例引用的方式进行建模bufif1和buf的选择根据厂家提供的库，根据电路的具体使用环境，要求的驱动能力，选择合适的驱动器buf和三态器件bufif双向信号在芯片电路的内部不采用，因为双向信号连接的模块太多，会造成驱动问题通常情况下，把输入和输出分成两条线，在顶层模块合成双向信号线

数据流建模moduleIN_OUT_D(D,RD,D_OUT,D_IN);inputRD,D_OUT;outputD_IN;inoutD;assignD_IN=D;assignD=(RD)?D_OUT:1bz;endmodule在FPGA电路设计中，双向信号一般在电路的顶层模块中进行数据流建模，因为FPGA的引脚PAD和驱动BUF是确定的

把信号从D端输入通过控制RD，把D_OUT上的信号通过D输出moduleIN_OUT_D(D,RD,D_OUT,D_IN);input