数字电路与逻辑设计——基于Verilog HDL和Quartus Prime（新形态版）实验B指导书01.docx

数字电路与逻辑设计——基于VerilogQuartusPrime

实验指导书(一)

一、实验项目名称：QuartusPrimeLite开发工具使用

二、实验目的

熟悉QuartusPrimeLite开发工具，学习用原理图法设计逻辑电路。

下载QuartusPrimeLite18.1软件,网址:

/content/www/cn/zh/programmable/downloads/download-center.html

三、主要设备PC机，QuartusPrimeLite软件开发平台。

四、实验内容

1．使用QuartusPrimeLite开发环境。参见《数字