JEDEC JEP183 中文版 碳化硅 MOSFET 阈值电压测量技术指南 完整中文版.docxVIP

PAGE

JEDECJEP183中文版碳化硅MOSFET阈值电压测量技术指南完整中文版

标准概述与行业背景

JEDECJEP183A-2021，由JC-70.2宽禁带功率半导体分委员会编制，是专门针对N沟道垂直结构SiC-MOSFET阈值电压Vth测量的技术指南文档，并非强制性器件规范，重点解决碳化硅器件SiC-SiO?界面陷阱导致的阈值电压迟滞（Hysteresis）问题。

传统硅MOSFET阈值电压测量简单直接；但SiCMOSFET的氧化层界面存在大量界面陷阱，栅极历史偏置状态会改变陷阱电荷填充状态，同一只器件，栅极正向上升扫描、反向下降扫描得到的Vth可以相差100-300?mV；不同测试顺序、等待时间、之前施加的栅应力，都会带来测量漂移，直接影响器件来料筛选、工艺监控、PBTI可靠性试验前后Vth偏移评估的可对比性。

JEP183A的核心思路：测量前施加标准化栅极条件化脉冲（ConditioningPulse），把界面陷阱置于可控、可复现的电荷填充状态，之后执行向下扫描完成Vth提取，消除历史偏置带来的测量离散，保障不同实验室、不同测试设备之间的数据可比性。

边界区分：

JEP183A：Vth测量方法指南，定义测试时序、电路、三种测量方法；不定义器件Vth合格阈值；

JEP184：SiC-MOSFET正偏温度不稳定性PBTI可靠性应力试验规范；可靠性试验前后的