【硕士论文】基于数字后处理算法的并行交替采样ADC系统.pdfVIP

下载本文档

23
0
约 8页
2017-09-30 发布于四川
举报
版权申诉

【硕士论文】基于数字后处理算法的并行交替采样ADC系统.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

第25卷第4期数据采集与处理 V01．25No．4 ofData 8L 2010年7月 Journal AcquisitionProcessing Jul．2010 文章编号；1004—9037(2010)04-0537—07 基于数字后处理算法的并行交替采样ADC系统周浩赵雷李玉生刘树彬安琪 (中国科学技术大学近代物理系，合肥，230026) 摘要：为了在现有的模／数转换(ADC)芯片的技术条件下提高模／数转换系统的性能，在并行交替采样系统失配误差修正算法的基础上，研制了8一bit4-Gsps并行交替采样ADC系统。该系统中4个1-GspsADC通道并行采样同一模拟信号；以锁相环和可调延迟线芯片为核心，组成低jitter，低skew的多相时钟产生电路，为各ADC逼连提供交替采样时钟；在FPGA芯片双倍速I／o和内部集成锁相环的支持下，使用单片FPGA芯片接收ADc系统产生的高速并行数据，并完成数据同步、重排和缓存，通过USB接口读出。基于模拟数字混合滤波嚣组的敦字后处理算法修正了备ADC通道间的增益、偏置和采样间隔三种失配误差。测试结果表明，该并行交替采样ADC系 MHz与803MHz正弦波信号分别达到6．89b与5．81b的ENOB以及51．81dB和统在4—Gsps采样率下，对200 S1．13dB的SFDR，接近ADC芯片手册给出的性能。关键词：模／数变换；高速电路设计，数字滤波；并行交替采样中图分类号：TN792 文献标识码：A 8一bit Time-InterleavedADCBasedon 4-Gsps Digital Calibration Post—Processing ZhouHao，ZhaoLei，Li Shubin，An Yusheng，Liu Qi ofScienceand of (Modern China，Hefei，230026，China) PhysicsDepartment，UniversityTechnology 8一bit time—interleavedADC basedon cali— Abstract：An system 4一Gsps digitalpost—processing brationis consistsoffour ADCchannelswiththesame designed．It 1-Gsps analogsignal．The ADC skew clock circuit the channelswithlow andlow multi—phase supplies jitter generating clocks line FPGA，