易逻辑分析仪系统设计方案图572简易逻辑分析仪系统方框图.docVIP

易逻辑分析仪系统设计方案 本系统由3个AT89S52单片机小系统组成，系统方框图如图5.7.2所示。一片AT89S52单片机小系统A产生8路可预置的循环移位逻辑信号序列；一片AT89S52单片机小系统B实现人机交互；另一片AT89S52单片机小系统C用于触发并显示信号。采用双口RAM，具有分页显示、可移动时间标志线、可设定触发位、连续间断触发触发方式多样等功能。 图5.7.1 8路数字信号发生器与简易逻辑分析仪结构框图 图5.7.2 简易逻辑分析仪系统方框图 AT89S52单片机小系统A——根据预置的循环移位元逻辑信号序列（通过8路开关设置），循环移位元逻辑输出这个序列，时钟频率为100Hz，同时把这个时钟信号输出给系统C作为信号采样时钟。 AT89S52单片机小系统B——控制一块64*128的点阵液晶，接收键盘输入。菜单功能详细且操作方便，可设置该逻辑分析仪的工作方式。工作方式按一定的格式写入双口RAM，将被系统C读取。同时把用户设置的门限电平值进行D/A转换，与循环移位元逻辑输入信号相比较。工作方式设置完毕后，可从双口RAM读时间标志线所对应时刻的8路输入信号的逻辑状态，并在液晶屏上显示。 AT89S52单片机小系统C——根据单片机A送来的100Hz信号采样时钟对比较器输出的信号序列进行采样，读取双口RAM的工作方式设置，判断触发点，向双口RAM写时钟RAM写时钟标志线对应时刻的输入信号逻辑状态。 电路数字信号发生器电路设计 通过8路开关设置循环移位元逻辑信号序列，输入AT89S52单片机小系统A的PI口，由89S52内部定时器在P3.7产生100HZ的时钟信号,在P3.2输出预置波形,通过移位寄存器74HC164产生8路循环移位序列信号。8路循环移位序列信号产生电路[4]如图5.7.3所示。移位寄存器74HC164的内部结构如图5.7.4所示。74HC164 引脚端功能表如表5.7.1所列。 图5.7.3 8路循环移位序列信号产生电路 图5.7.4 74HC164的内部结构 表5.7.1 74HC164引脚端功能表 工作模式 输入 输出 MR A B Q0 Q1～Q7 复位 L X X L L～L 移位 H L L L Q0～Q6 H L H L Q0～Q6 H H L L Q0～Q6 H H H H Q0～Q6 注：H=高电平；L=低电平；X=任意 三、8位输入电路设计 AT89S52单片机小系统C接收用户设定的门限电压后,控制AD7520为10位的数/模转换器,最高输出为4V.它的参考电压一般取-5V,工作在单极性输出方式.NE5532为双低噪声运算放大器,将电流型输出转换为电压型输出,接入比较器LM339即得后级触发所需数字信号,LM339的输入阻抗可达到50K欧姆.AD7520应用电路如图5.7.5所示.NE5532的引脚端封状形式和内部结构如图5.7.6所示.构成的8位输入电路[4]如图5.7.7所示. 把VDD(-15～-12V)的电压通过LM7905,输出稳定的-5V,作为AD7520的基准电压VREF.这保证了在VDD不稳定的情况下,也能提供较精确的门限电压.AD7520数字输入与模拟输出关系如表5.7.2所列. 图5.7.5 AD7520应用电路 图5.7.6 NE5532引脚端封装形式与内部结构 图5.7.7 8位输入电路 表5.7.2 AD7520数字输入与模拟输出关系 数字输入 模拟输出 数字输入 模拟输出 1111111111 -VREF/（1-2-N） 0111111111 -VREF/（1/2-2-N） 1000000001 -VREF/（1+2-N） 0000000001 -VREF/（2-N） 1000000000 -VREF/2 0000000000 0 注：LSB=2-nVREF; N=8(AD7520); N=10(AD7521) 四、逻辑分析仪的功能实现 简易逻辑分析仪可采用数字信号的时钟脉冲作为数字信号的采样时钟,将该信号接入AT89S52单片机系统C的外部中端0端,取下降沿触发,在中断处理程序中对8路信号进行采集、存储及触发判断. 频率选择.根据人眼能够接受的闪烁程度的底线,为了清晰、稳定地在示波器上显示波形，选择示波器一屏的扫描频率大于30HZ。在示波器上一行西安市20位，每位的宽度和高度民主各有12个点，共有8行。为了尽可能地提高这里的扫描频率，单片机小系统使用20MHZ的晶振。 信号采集。在时钟下降沿后采集8路输入信号，可避免信号