集成电路后端设计流程--Synopsys后端工具astro的使用.pptVIP

集成电路后端设计流程 －－Synopsys后端工具astro的使用 Astro的作用是什么？ Astro将门级网表，标准单元、宏单元、pad单元一起产生一个放置好并且布好线的物理版图。 这个版图必须适合特定的时序约束、模型尺寸和其它的芯片规格。 Foundry提供的后端库文件 Technology File 工艺文件（.tf） 版图显示文件（display.drf） 标准单元、I/O pad的gds2文件 包含标准单元、 I/O单元后端信息的Milkymay数据库 Best、Typical、Worst三种状态的ITF文件来生成tluplus文件,用于寄生参数的提取 DRC、LVS的规则文件 Milkyway数据库 什么是标准单元库？ 每一个标准单元的版图都是预先确定好的精确的基本逻辑门版图 每一个单元通常都是等高的 一个标准单元库是包含着各种标准单元的集合 这类标准单元库通常是由专门制作库的团体提供 前端提供的文件 综合后的门级的verilog文件 时序文件(SDC) PAD放置信息文件(TDF) 库转换文件(DEF) 前端提供的文件 综合后的门级的verilog文件 时序文件(SDC) PAD放置信息文件(TDF) 库转换文件(DEF) 门级网表是从哪来的？ 门级网表通常是Design Conpiler这类综合工具产生的。 这类逻辑综合工具“综合”了RTL (register transfer level) code，使它转换成门级网表，并在设计约束下使其速度和尺寸最优化。 前端提供的文件 综合后的门级的verilog文件 时序文件(SDC) PAD放置信息文件(TDF) 库转换文件(DEF) 设计约束条件(SDC) SDC (Synopsys Design Constraints),是Synopsys的设计约束条件,有其特定的格式(如下图) 由Synopsys公司的时续分析工具Prime Time生成 在自动布局布线过程中输入SDC文件，将使PR过程，满足时序设计要求 前端提供的文件 综合后的门级的verilog文件 时序文件(SDC) PAD放置信息文件(TDF) 库转换文件(DEF) PAD放置信息文件TDF TDF文件定义了PAD的名称,PAD的尺寸,PAD放置的方向位置.如图: 前端提供的文件 综合后的门级的verilog文件 时序文件(SDC) PAD放置信息文件(TDF) 库转换文件(DEF) 库转换文件DEF 在设计交换形式（DEF）中设计数据的ASCII表现 包括设计网表（所有单元及它们的连接说明） 包括有关设计、通孔、元件、网、group、扫描链和约束 “Place and Route”的作用 版图是由三种类型的参考单元组成 宏单元 (ROMs, RAMs, IP blocks) 标准单元 (nand2, inv, dff, ...) Pad单元(input, output, inout, Vdd, Vss pads) 你必须在Floorplanning这个阶段定义宏单元和pad单元的位置, 在Placement and Routing之前 工具将在Placement阶段在基于布线能力和时序上自动放置所有的标准单元 Pins将在Routing这个阶段连接，但必须基于时序 Vias:金属之间的连接物 连接不同层的金属需要一种或更多的Vias Example: 连接一个信号从金属1到金属3需要两种Vias和中间的金属2来连接 芯片设计全流程 Astro软件的启动 在UNIX环境下,建立工作目录,(此目录是为了保存astro在工作过程中的数据,astro在工作过程中产生的脚本和log文件也在此建立),然后在工作目录上启动Astro 启动命令为 UNIX% astro ASTRO流程 ASTRO流程[Design timing setup] Design timing setup Stage Design timimg Setup的目的为设定PR (Place and Route)的环境，包括建立design library，加入reference library 加入technology file，读取电路加入约束，设定timing等 需要将reference library， technology file， gate-level netlist的资料准备好。 Design library是用来储存电路资讯， reference library是已事先建好的元件。standard cell，IO pad，memory都属于reference library，technology file定义了PR规则 Design t