基于0.5μm标准CMOS工艺的新型Λ负阻器件.pdfVIP

斜 孝 扛 2011年 第56卷 第36期：3054—3056 《中国科学 》杂志社 、^，、＼n『Ⅳscichina．corn csb．scichina．com SClENCECHINAPRESS 基于 0．5gm标准 CMOS工艺的新型A负阻器件 陈燕，毛陆虹，郭维廉，于欣，张世林，谢生 天津大学电子信息工程学院，天津 300072 E—mail：chyan@tju．edu．cn 2011-05—27收稿，2011-10—17接受 国家 自然科学基金资助项 目 摘要 介绍了一种新型的，_特性为A型的负阻器件(negativeresistancedevice，NRT)，该器件 关键词 使用上华 0．5pm 标准互补金属氧化物半导体 (complementarymetal—oxide—semiconductor 人型负阻器件 transistor，CMOS)_T-艺制造．为节省器件数 目，此类负阻器件并不调用上华工艺库中现有的标 CMOS P型基区层 准元件模型，而是将一个金属氧化物半导体场效应 晶体管 (meta1oxide—semiconductorfield 电流峰谷比 effecttransistor，MOSFET)和一个双极晶体管(bipolraiunctiontransistor，BJT)~4作在相同的n阱 低功耗 中，利用P型基区层作为MOSFET的衬底，从而将两个器件合二为一．NRT拥有较低的谷值电 流一6．8217nA和较高的电流峰谷比 (peak—to．valleycurrentratio，PVCR)~3591．器件的峰值电 流较小，为一24．4986uA，意味着较低 的功耗．该负阻器件的平均负阻阻值为32kf)．不同于近 年来的大多数负阻器件，本器件制作于硅材料衬底上而非化合物材料衬底．因而能够与主流 CMOS工艺兼容．新型NRT功耗较低，同时能够极大地节省器件数 目，减小芯片占用面积，极 大地降低 了成本费用． 负阻器件 已经有近百年的研究历 是所有这些器件都无法与现行 的标准 个降低到 2个，同时仍能够与 CMOS 史 了．该类器件都具有负阻特性，即 CMOS 工艺 进 行兼 容 [101 而使 用 工艺兼容，极大地降低了器件数 目和 器件的 ，- 特性 曲线的斜率在某一 电 CMOS工艺不但能够扩展器件的应用 芯片面积，当应用于大型逻辑阵列 中 压范围内呈负值 ．NRT在各种数字逻 范围，且可以降低工艺难度、提高成品 时这一优势变得尤为显著l1，因而该 辑 门和存储 电路中拥有巨大的应用前 率．因此，一种能与 CMOS工艺兼容 器件成为 3者之中的较优选择．该器 景 卜，比如Wu等人 于 1983年制作 的硅基负阻器件对电路设计者产生了 件的工作 电流为数十微安，与大多数 的高密度静态随机存储器，Cheng和 越来越大的吸引力． 负阻器件相 比工作电流较低．另有一 Duane5【于 2006年制作的 D触发器， 本文介绍 了一种新型的电压控制 类 负阻器件工作于大 电流条件 下，如 Chen等人l1于2009年制作 的静态随机 型负阻器件 ．该器件在 0．5btm 标准 数十微安或者更高，它们大多应用于 存储器，以及 Halupka等人l6于 2010 CMOS工艺下设计和制造，主要应用 半导体控制整流器和信 号发生器如 年制作 的自旋力矩转移磁阻随机 内存 于逻辑门和随机存取存储器等数字逻 VCO(voltagecontrolledoscillator)等 ． (spin—torque—transfermagnetoresistiVe 辑电路．众所周知，典型的 CMOS逻 但本文所述器件主要应用于数字逻辑 random—accessmemory，STT—MRAM) 辑电路一般南一定数量的MOSFET和 电路，其较低 的工作电流有助于实现 等．近年来，出现了许多制作在化合