用VHDL实现的8251.pdf

科技信息 oIT论坛o SCIENCE＆TECHNOLOGYINFORMATION 2009年 第 7期 用VHDL实现的8251 胡文忻 (机械工业第六设计研究院 河南 郑州 450007) 摘【 要】8251是广泛使用的串行数据通讯电路。本设计包含 8251发送器、接收器和波特率发生器。设计应 用EDA技术，基于FPGA／ CPLD 器件设计与 实现 8251。 关【键词】FPGA／CPLD；UART；VHDL 1．8251芯片的基本原理 1．I．4发送控制 电路 ：它和发送缓冲器配合工作 ，它控制和管理所 8251A是可编程串行接 口，适合作异步起止式协议和同步面向字 有与 串行发送有关 的功能 。即 ： 符协议的接 口。它的内部结构主要 由五个部分组成，即接收器、发送 a．异步方式下 ．为数据加上起始位 、校验位和停止位 ； 器 、调制控制 、读写控制及系统数据总线缓冲器 。数据总线缓冲器使 b．同步方式下 ．插入 同步字符 ，在数据中插入校验位。 8251A与系统数据总线连接起来 ；接受器 的功能是接收在 RxD脚上 1．1．5数据总线缓冲器：数据总线缓冲器用来把 8251A和系统数据 的串行数据并按规定把它转换为并行数据 ，存放在数据总线缓冲器 总线相连 ，在 CPU执行输入，输 出指令期 间，由数据总线缓冲器发送和 中；发送器负责在不 同的通信方式下按照不 同的步骤发送数据 ；读写 接收数据 ．此外 ，控制字 、命令字和状态信息也通过数据总线缓冲器传 控制逻辑对CPU输 出的控制信号进行译码以实现不 同的读写功能 ， 输 。所 以，从功能 七看 ，数据总线缓冲器是编程结构 中数据输入缓冲 并实现对 MODEM的控制。此外 ，8251的接收器和发送器分别设置接 器 、数据输出缓冲器 、控制寄存器和命令寄存器 的综合 。 收时钟和发送时钟信号输入线 ，以决定通信速率 ：提供外部时钟信号 1．1．6读，写控制逻辑 ：它用来配合数据总线缓冲器工作 。即： 的装置称 为波特率发生器 ；在 同步方式下波特率 是0-64Kbps，而在异 a．接收写信号 ／WR，并将来 自数据总线 的数据和控制字写入 步方式下波特率为 O一19．2Kbps；使用时，根据不 同速率要求 ，在接收器 8251A ； 和发送控制器中分频 ．以得到合适 的接收或发送时钟频率 ：数据传输 b．接收读信号／RD，并将数据或状态字从 8251A读往数据总线 ； 波特率=外部时钟频率 ／分频系数，其分频系数也叫波特率因子。 e．接收控制 ／数据信号 C／一D，将此信号和读 ／写信号合起来通知 8251A是用来作为 CPU与外设或调制解调器之间的接 口，它一 8251A，当前读／写的是数据还是控制字、状态字； 共有两组信号线如图所示 ，一组信号线为与 CPU接 口的信号线 ，另一 d．接收时钟信号CLK，完成 8251A的内部定时； 组信号线为外设 (或调制器)接 口的信号线。 e．接收复位信号 RESET，使 8251A处于宅闲状态 。 因为有多种通信方式 ，8251A在编程时 CPU发来的控制命令有 1-1．7调制 ／解调器控制 电路 ：它用来简化8251A和调制解调器的 工作方式字和工作命令字 ．而 825lA要 向CPU送去 1个状态字 ：用工 连接。在进行远程通信时，要用调制器将 串行接 口送 出的数据信号变 作方式字可实现选择是同步还是异步的工作方式 ．并按照其工作方式 为模拟信号 ，再发送 出去 ，接收端则要用解调器将模拟信号变为数字 指定帧数据格式 ；命令字的作用是确定 8251A的实际操作，迫使 信号 ，再 由串行接 口送往汁算机主机 。在全双工通信情况下 ，每个收发 8251A进行某种操作或处于某种工作状态 ．以便接收或发送数据 ； 站都要连接调制解调器 。有 了调制解调控制电路 ，就提供 了一组通用 8251A执行命令进行数据传送后的状态字存放在状态寄存器 中