硅基PN结电容的研究及分析.pdfVIP

硅基 PN 结电容的研究及分析 * 王惠娟, 吕 , 万里兮 垚 （中国科学院微电子研究所系统封装实验室 北京 100029） 摘要：以硅为基体材料，PN结为基本结构制作的无源器件具有一种电容的特性，进一步利用深硅刻蚀技术， 通过在硅基材料上刻蚀深图形以增大PN结结面积从而增大电容量，这种方式制作的PN结电容结果简单，制 作方便，理论上在反偏下电容值可调，且与现有微电子工艺兼容。经测试研究，实际制作完成的电容电容 密度可达 0.7~1.5nF/mm2 ，工作频率为200MHz至 3GHz，与传统贴片电容相比，最显著特性是电容值可控 可调，寄生电感小，可广泛用于中频下电子系统的退耦，滤波等。 关键词：PN 结电容；寄生电感；电容密度； 中图分类号：TU411;TU472.5 文献标识码：A 文章编号： 退耦电容器广泛地用于各种电子系统中，它一般连接于电子系统中的供电网络中的电 源与地之间，利用电容频率越高阻抗越小的原理，将电源网络中的高频噪声减少，从而对电 源网络中的噪声起到抑制作用[1] 。一般的贴片电容需要通过引线与电路连接，增加了寄生参 数对性能的影响，而利用半导体P 区、N 区界面处所形成的空间电荷区所具有的独特电容性 质，使用传统的微电子工艺半导体制造技术，来实现大容值电容在硅上集成的电容器，一方 面可以取代传统的表面贴装电容，利用倒装芯片技术（Flip-Chip ）直接以裸片的形式倒贴与 PCB等基材表面实现退耦，减小了引线寄生电感的影响。 电容的集成是系统封装的关键技术之一，这归因于它可以取代普通贴装电容，有更小的 的寄生电感和电阻，以应用于高频高速电子系统。此外，在封装中常使用到硅作为无源器件 衬底以及中间层或基板，以避免传统的有机材料基板所带来的热膨胀系数不一样导致的焊点 可靠性下降、高功耗元件不能有效散热等缺点。因此，以硅作为电容衬底已成为研究的一个 新的方向。本研究中利用工作在反偏电压下的 PN 结具有电流较小且趋于不变的特点，且在 反偏电压下，存在势垒电容等电容特性，制作硅基电容。该电容的形成与制作与现有的微电 子加工工艺完全兼容。因此，利用 PN 结的电容性质，结合 MEMS 微细加工技术，制备以 硅为基底的 PN 结结电容将为硅基无源器件集成技术提供一个新的方向。 但是采用这种理论制作的电容一方面需要达到目标所要求的中频退耦，电容密度较大， 寄生参数小等各种优良性能，另一方面又需要保证所制作出的电容性能可靠，所以需要在经 过结构优化后，对制作完成的电容进行一系列的分析研究，从而完成确定所制作的电容符合 [2] 使用要求，满足电子系统退耦、滤波电容的需要 。 1．硅基PN 结电容的原理 对于半导体 PN 结，在低频下表现为单向导电性，也叫整流特性。但当电压频率增高时， 这种整流特性会变坏甚至消失，其根本原因为 PN 结具有电容特性，PN 结电容包括扩散电容 和势垒电容两部分，前者是由于 PN结扩散区的电荷数量随外加电压的变化所产生的电容效 应，后者是有 PN 结势垒区的空间电荷数量随外加电压而充放电产生。两类电容都随外加电 基金项目：本课题由863项目支持（项目编号为2007AA01Z2a6） *通讯作者： 王惠娟，女，在读硕士研究生。E-mail:wanghuijuansink@126.com 压而变化，均为可变电容。当在反偏电压下，PN 结的电容特性主要表现为势垒电容，其势 εε qN N C AC A r 0 A D T T 垒电容的表达式为： 2 (N A +ND )(VD −V ) ，同时势垒宽度的表达式为： 2εε N +N V −V Aε ε X m r 0 ( A D )( D )