基于Quartus II的CPLD的数字系统设计与实现 教学课件 作者 王忠林 1_第1章 Quartus Ⅱ 9_X开发流程.pptxVIP

37582z1 主编第1章　Quartus Ⅱ 9.X开发流程1.1　Quartus Ⅱ概述1.2　面向FPGA/CPLD的开发流程1.3　Quartus Ⅱ操作流程1.3.5　时序仿真1.4　Quartus Ⅱ 9.X的使用1.1　Quartus Ⅱ概述0101.TIF1.1　Quartus Ⅱ概述图1-2　Quartus Ⅱ 9.0管理器窗口1.2　面向FPGA/CPLD的开发流程1.2.1　设计输入1.2.2　综合1.2.3　布线布局(适配)1.2.4　仿真1.2.5　下载和硬件测试1.2　面向FPGA/CPLD的开发流程图1-4　FPGA/CPLD的EDA开发流程1.2.1　设计输入1.图形输入2.硬件描述语言文本输入1.2.2　综合1)从自然语言表述转换到VHDL法表述，是自然语言综合。2)从算法表述转换到寄存器传输级(Register Transport Level，RTL)表述，即从行为域到结构域的综合，是行为综合。3)从RTL表述转换到逻辑门(包括触发器)的表述，即逻辑综合。4)从逻辑门表述转换到版图表述(ASIC设计)，或转换到FPGA的配置网表文件，可称为版图综合或结构综合。1.2.3　布线布局(适配)适配器也称结构综合器，它的功能是将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如JEDEC、Jam格式的文件。1.2.4　仿真1)时序仿真，就是接近真实器件运行特性的仿真，仿真文件中已包含了器件硬件特性参数，因而仿真精度高。2)功能仿真，是直接对VHDL、原理图描述或其他描述形式的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计要求的过程。1.2.5　下载和硬件测试把适配后生成的下载或配置文件，通过编程器或编程电缆向FPGA/CPLD进行下载，以便进行硬件调试和验证(Hardware Debugging)。1.3　Quartus Ⅱ操作流程1.3.1　创建工程1.3.2　设计文件输入1.3.3　编译前设置1.3.4　全程编译1.3.1　创建工程1)打开建立新工程管理窗口。2)添加或删除与该工程有关的文件。3)选择目标芯片。4)EDA工具设置。5)结束设置。1.3.2　设计文件输入1)选择菜单Edit→Insert Template…，打开Insert Template对话框，单击右侧Language Template栏目打开VHDL，VHDL栏目下显示出所有VHDL的程序模板，如图1-11所示。2)在VHDL模板中选择Full Designs→Arithmetic→Counters→Binary Counter，Insert Template对话框的右侧会出现计数器模板程序的预览，这是一个带清零和使能端的计数器模板。3)根据设计要求，对模板中的文件名、信号名、变量名等黑色部分的内容进行修改。1.3.3　编译前设置1) 选择目标芯片。2)选择配置器件的工作方式。3)选择配置器件和编程方式。4)选择目标器件引脚端口状态。1.3.4　全程编译Quartus Ⅱ编译器是由一系列处理模块构成的，这些模块负责对设计项目的检错、逻辑综合、结构综合、输出结果的编辑配置以及时序分析。1.3.5　时序仿真1)选择菜单File→New…，如图1-10所示，在New对话框中选择Verfication/Debugging Files→Vector Waveform File。2)设置仿真时间区域和网格大小。3)插入仿真节点。4) 编辑输入波形(输入激励信号)。5)总线数据格式设置。6)仿真器参数设置。7)启动仿真器。8)观察仿真结果。1.3.6　RTL级电路1.3.7　引脚锁定1.3.5　时序仿真1.3.8　编程下载1.3.9　其他下载方式1.3.6　RTL级电路0123.TIF1.3.7　引脚锁定1)选择Assignments→Assignment Editor命令，即进入如图1-24所示的Assignment Editor编辑窗口，在Category下拉列表框中选择Locations。2)双击To栏的《new》，选择出现在如图1-24所示的Node Finder。3)存储这些引脚锁定的信息后，必须再编译一次，才能将引脚锁定信息编译进编程下载文件中。①打开Assignment Editor窗口。②在Category栏中选择相应的类别设置。③在Node Filter栏中指定相应的节点或实体，或使用Node Finder对话框查找特定的节点或实体。④在显示当前设计分配的电子表格中，添加相应的设置信息。1.3.8　编程下载1)打开编程窗口和配置文件。2)设置编程器。3)实际检验。1.3.9　其他下载方式1)AS模式编程。2)JTAG间接模式编程。1.4　Quartus Ⅱ 9.X的使用1.4.1　原理图电路