- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
6.4.1填空
1.VHDL语句可以分为 并 行和 串 行两类。
2.VHDL用于仿真验证的高级并行语句主要有块语句、生成语句、报告语句、 并行断言语句和 过程调用语句 。
3. VHDL用于仿真验证的高级顺序语句主要有延时语句(WAIT)、退出语句(EXIT)、返回语句(RETURN)、继续语句(NEXT)和空语句(NULL)。
4.块语句(BLOCK)实现的是从 结构体形式 上的划分,并非 功能 上的划分。
5.生成语句(GENERATE)由 说明语句 、 生成方式 、 并行语句 和 BEGIN-END 四部分组成。
6. REPORT语句是 报告相关信息 的语句,类似于C语言中的printf语句。
7. VHDL中的断言语句主要用于程序调试、时序仿真的人机对话,属于不可综合语句,综合中被忽略而不会生成逻辑电路,只用于检测某些电路模型是否正常工作等。
8.过程调用语句属于VHDL 子程序 的一种类型。 子程序 是一个VHDL程序模块,利用顺序语句来定义和完成算法,应用它能更有效地完成重复性的设计工作。
9. 在进程中,当程序执行到WAIT语句时,运行程序将被 挂起 ,直到满足此语句设置的 条件后,才重新开始执行进程或过程中的程序。
10. NEXT语句主要用于在 LOOP 语句执行中进行有条件的或无条件的 转向 控制。
6.4.2选择
1、除了块语句(BLOCK)之外,下列语句同样也可以将结构体的并行描述分成多个层次的是(A)
A.元件例化语句(COMPONENT)
B.生成语句(GENERATE)
C.报告语句(REPORT)
D.空操作语句(NULL)
2、以下不是生成语句(GENERATE)组成部分的为(D)
A.生成方式
B.说明部分
C.并行语句
D.报告语句(REPORT)
3、断言语句对错误的判断级别最高的是(D)。
A. Note(通报)
B. Warning(警告)
C. Error(错误)
D. Failure(失败)
4、下列选项中不属于过程调用语句(PROCEDURE)参量表中可定义的流向模式的为(D)
A.IN
B.INOUT
C.OUT
D.LINE
5、下列选项中不属于等待语句(WAIT)书写方式的为( C )。
A WAIT
B WAIT ON 信号表
C WAIT UNTILL 条件表达式
D WAIT FOR 时间表达式
6、下列选项中不属于NEXT语句书写方式的为(D )。
A NEXT
B NEXT LOOP 标号
C NEXT LOOP 标号 WHEN 条件表达式
D NEXT LOOP 标号 CASE 条件表达式
7. 下列选项中不属于EXIT语句书写方式的为( D )。
A EXIT
B EXIT LOOP 标号
C EXIT LOOP 标号 WHEN 条件表达式
D EXIT LOOP 标号 CASE 条件表达式
8.下列语句中完全不属于顺序语句的是(C)
A WAIT语句
B NEXT语句
C ASSERT语句
D REPORT
9. 下列语句中不完全属于并行语句的是(C)。
A REPORT语句
B BLOCK语句
C ASSERT语句
D REPORT
10. 以下不是并行断言语句(ASSERTE)组成部分的为(D)。
A ASSERT
B REPORT
C SEVERITY
D EXIT
您可能关注的文档
- EDA技术及应用——Verilog HDL版 第三版 教学课件 作者 谭会生 全书 第7章.ppt
- EDA技术及应用——Verilog HDL版 第三版 教学课件 作者 谭会生 全书 封面及目录.ppt
- EDA技术及应用教程 教学课件 作者 赵全利 EDA 部分习题参考答案.doc
- EDA技术及应用教程 教学课件 作者 赵全利 EDA 实例源程序代码.doc
- EDA技术及应用教程 教学课件 作者 赵全利 第1章 概述.ppt
- EDA技术及应用教程 教学课件 作者 赵全利 第2章 可编程逻辑器件.ppt
- EDA技术及应用教程 教学课件 作者 赵全利 第3章 硬件描述语言VHDL.ppt
- EDA技术及应用教程 教学课件 作者 赵全利 第4章 用VHDL程序实现常用逻辑电路.ppt
- EDA技术及应用教程 教学课件 作者 赵全利 第5章 EDA开发软件及应用.ppt
- EDA技术及应用教程 教学课件 作者 赵全利 第7章 QuartusⅡ中的宏功能模块及应用.ppt
- EDA技术与VHDL程序开发基础教程 教学课件 作者 978 7 302 22416 7 第七章.doc
- EDA技术与VHDL程序开发基础教程 教学课件 作者 978 7 302 22416 7 第三章.doc
- EDA技术与VHDL程序开发基础教程 教学课件 作者 978 7 302 22416 7 第五章.doc
- EDA技术与VHDL程序开发基础教程 教学课件 作者 978 7 302 22416 7 第一章.doc
- EDA技术与VHDL设计 教学课件 作者 黄沛昱 第1 5章第1章.ppt
- EDA技术与VHDL设计 教学课件 作者 黄沛昱 第1 5章第3章.ppt
- EDA技术与VHDL设计 教学课件 作者 黄沛昱 第1 5章第4章.ppt
- EDA技术与VHDL设计 教学课件 作者 黄沛昱 第1 5章第5章.ppt
- EDA技术与VHDL设计 教学课件 作者 黄沛昱 第1 5章封面及目录.ppt
- EDA技术与VHDL设计 教学课件 作者 黄沛昱 第6 9章第6章.ppt
文档评论(0)