EDA预习实验三报告.docVIP

EDA预习实验三报告 实验三、FPGA内部数字锁相环的使用 实验目的 1.利用quartues进行数字锁相环模块的调用。 二、实验平台 1、实验箱 2、QUARTUSII 三、实验内容及结果记录 1、HDL程序 (1)程序代码 module scan_led(clk_1k,d,dig,seg); //模块名scan_led input clk_1k; //输入时钟 input[31:0] d; //输入要显示的数据 output[7:0] dig; //数码管选择输出引脚 output[7:0] seg; //数码管段输出引脚 reg[7:0] seg_r; //定义数码管输出寄存器 reg[7:0] dig_r; //定义数码管选择输出寄存器 reg[3:0] disp_dat; //定义显示数据寄存器 reg[2:0]count; //定义计数寄存器 assign dig = dig_r; //输出数码管选择 assign seg = seg_r; //输出数码管译码结果 always @(posedge clk_1k) //定义上升沿触发进程 begin count = count + 1b1; end always @(posedge clk_1k) begin case(count) //选择扫描显示数据 3d0:disp_dat = d[31:28]; //第一个数码管 3d1:disp_dat = d[27:24]; //第二个数码管 3d2:disp_dat = d[23:20]; //第三个数码管 3d3:disp_dat = d[19:16]; //第四个数码管 3d4:disp_dat = d[15:12]; //第五个数码管 3d5:disp_dat = d[11:8]; //第六个数码管 3d6:disp_dat = d[7:4]; //第七个数码管 3d7:disp_dat = d[3:0]; //第八个数码管 endcase case(count) //选择数码管显示位 3d0:dig_r = 8 //选择第一个数码管显示 3d1:dig_r = 8 //选择第二个数码管显示 3d2:dig_r = 8 //选择第三个数码管显示 3d3:dig_r = 8 //选择第四个数码管显示 3d4:dig_r = 8 //选择第五个数码管显示 3d5:dig_r = 8 //选择第六个数码管显示 3d6:dig_r = 8 //选择第七个数码管显示 3d7:dig_r = 8 //选择第八个数码管显示 endcase end always @(disp_dat) begin case(disp_dat) //七段译码 4h0:seg_r = 8hc0; //显示0 4h1:seg_r = 8hf9; //显示1 4h2:seg_r = 8ha4; //显示2 4h3:seg_r = 8hb0; //显示3 4h4:seg_r = 8h99; //显示4 4h5:seg_r = 8h92; //显示5 4h6:seg_r = 8h82; //显示6 4h7:seg_r = 8hf8; //显示7 4h8:seg_r = 8h80; //显示8 4h9:seg_r = 8h90; //显示9 4ha:seg_r = 8h88; //显示a 4hb:seg_r = 8h83; //显示b 4hc:seg_r = 8hc6; //显示c 4hd:seg_r = 8ha1; //显示d 4he:seg_r = 8h86; //显示e 4hf:seg_r = 8h8e; //显示f endcase end endmodule 2）实验结果记录 实验完成后记录编译结果中的资源消耗、硬 件仿真结果 2、内容和步骤 (1) 实验内容: （宋体、