利用平面磁集成技术减小滤波器绕组间寄生电容地研究.pdfVIP

第十六届全国电源技术年会论文集 利用平面磁集成技术减小滤波器 绕组间寄生电容的研究。 The onthe ofthew study reducing inding the capacitance parasitic byusingplanar integratedmagnetictechnologY 梁鸿雁 杨玉岗 辽宁工程技术大学电气工程系(阜新123000) ofElectrical LiangHongyanYangYugangDepartment Technical EngineeringLiaoning University(123000) 摘要：由分立元器件组成的滤波器在高频状态下的寄生参数、绕组连接方式和布线等的影响，使得其在高频时的性能变 差，为了解决这一问题，本文提出一种平面集成磁LP滤波器结构，通过减少绕组间的分布电容来提高滤波器的高频幅频性 能，在理论分析的基础上，用Saber仿真验证了这一结构的有效性。 叙词：平面磁集成滤波器绕组寄生电容 thefactthatinfluenceofthe ofthefilter ofthe under Abstract：Regarding parasiticparameters composedpassivecomponents connectionmodeandthe makethefilterhave forwardinthis high—frequencycondition．winding layout poorperformance．Iput theuse LC the distribute to the of reducingwinding capacitanceimprovehigh-fre— paper planarintegratedmagneticfilter，by ofthefilter，furthermore，inthebaseofthe Saberemulationverifiedthe ofthe quencyperformance theoryanalyse，the validity structure． filter Keywords：Planarintegratedmagnetic wingdingparasiticcapacitance 1 引言 2 平面磁集成LP滤波器设计的理论基础 随着当前电子向着高频、高速、高灵敏度方向的发展，使得 2．1 LP滤波器的高频结构 现代电子设备产生和接受电磁干扰的几率大大增加。电磁干扰 无源元器件(如电容器和电感器等)在低频状态下，一一般作 能量可通过辐射性耦会或传导性耦合进行传输。在抗电磁干扰 为理想元器件，即当作纯电容和纯电感来考虑。但在较高频率 的辐射性危害方面，屏蔽是最好的措施，而在抑制电磁干扰信号 状态下，器件特性已远远偏离其理想特性。因此必须考