高速PCB板设计研究.pdfVIP

下载本文档

26
0
约 4页
2017-08-12 发布于北京
举报
版权申诉

高速PCB板设计研究.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

维普资讯通馋电潦技术笙旦箜鲞第2期 TelecomPowerTechnologies MaL25，2008，Vo1．25No．2 文章编号：1009—3664(2008)02—0023—04 高速 PCB板设计研究周芸，柯敏毅 (湖北工业大学，湖北武汉 430068) 摘要：在高速PCB板设计中，既需要兼顾信号完整性，保证信号质量，又需要针对EMI干扰，按照减小电磁干扰的要求进行设计，甚至还需要考虑静电放电的保护等要求。文中针对以上高速PCB设计要求，按照PCB的设计流程，研究了 PCB的叠成选择，元器件的分组和布局，PCB的布线理论等方面的高速PCB板的设计技术。关键词：PCB叠层；元器件布局；PCB布线中图分类号：TN86，TP712 文献标识码：A ResearchonHighSpeedPCBDesign ZHOU Yun，KEMin-yi (HubeiUniversityofTechnology ，Wuhan430068，China) Abstract：DuringthehighspeedPCBdesign，notonlysignalintegrityneedstobeconcernedtoinsurethesignalquali— ty，butalsotheanti—EMIrulesneedtobefollowedtoreducetheEMI，eventheESD problem iswithinthedesignconsid— eration．FollowingthestepofPCB design，thispaperfocuseson theabovehigh speedPCB design requirementsandre— searchonthetheoriesaboutPCB stackup，componentspartitionandplacementandPCB layout． Keywords：PCB stackup componentsplacement；PCB layout Layerg 12 3 4 5 6 7 8910 Comments 0 引言 2LayersS1S2 低速设计 4Layers 随着电子设备的高速化，PCB板的设计在各种高 (2 S1GPS2 不易保持高的信号阻抗及低的电源阻抗 muting) 速电子设备中的重要性越来越得到重视。一个好的高 6Lavers 速PCB板设计不仅能够提升信号的品质，降低电子设 (4routing)S1Gs2S3PS4 低速设计。差的电源，高的信号阻抗备的EMI干扰，为 I／O接口提供良好的ESD保护，还 6Imyers (