基于EDK的高速数据收发嵌入式用户IP核设计.pdfVIP

叶技2015年第28卷第2期 ElectronicSci． Teeh．／Feb．15．2015 doi：10．16180／j．enki．issnlO07—7820．2015．02．043 基于 EDK的高速数据收发嵌入式用户 IP核设计 范晓星，席鹏飞，孟 琪 (西安电子科技大学 电子信息攻防对抗与仿真技术教育部重点实验室，陕西 西安 710071) 摘 要 介绍了基于FPGA嵌入式系统的多通道高速数据收发模块的用户 IP核设计。在 Xilinx公司的ISE开发工 具中，用FPGA器件中的硬核 RocketIO及软核FIFO设计用户逻辑；使用嵌入式开发工具 EDK封装成可在FPGA嵌入 式系统中使用的用户 自定义 IP核，最后通过 实际测试验证 了该方法的实效性 。 关键词 FPGA；EDK；嵌入式；IP核 ；NPI总线 ；RocketIO；MPMC；PLB总线 中图分类号 TP331．2 文献标识码 A 文章编号 1007—7820(2015)02—164—05 DesignofHigh—speedDataTransceiverEmbeddedUserIP CoreBasedonEDK FANXiaoxing，XIPengfei，MENGQi (MinistryofEducationKeyLaboratoryofElectronicInformationCountermeasureandSimulationTechnologyMinistry ofEducation．XidianUniversity，Xi’an710071，China) Abstract ThispaperintroducestheuserIP coredesignofmulti-·channelhigh--speeddatatransceivermodule FPGA．basedembeddedsystems．OftheXilinx’SISEdevelopmenttools．FPGA deviceshardcoreandsoft—coreFIFO RocketIO isusedtodesigntheuserlogic．Thecustom FPGA IPcoreusedinembeddedsystemsispackedusingthe embeddeddevelopmenttoolsofEDK．Theeffectivenessofthemethodisverifiedbyactualtest． Keywords FPGA；EDK；embedded；IPcore；NPIbus；RocketIO；MPMC；PLBbus 随着可编程逻辑器件 的进步和发展，FPGA在嵌 文提供了一种调用 ISE中的IP核构建在 EDK环境下 入式系统中发挥着重要作用 。因此，众多FPGA厂商 使用的IP核设计。该设计可完成 FPGA与片外的高 将专用的嵌入式处理器PowerPC、ARM等嵌入~I]FPGA 速串行通信，实现读写内存的功能。 芯片中。其集成了嵌入式处理器的FPGA芯片被定义 为FPGA平台。这种基于FPGA嵌入式平台提供了一 1 IP整体结构 个灵活的解决方案，在该方案中，一个单FPGA芯片上 自定义用户 IP核总体结构如图1所示。 提供 了大量不同的IP软核和硬核资源 ，这些固件和硬 件可随时升级。这种可编程的结构特点，大幅缩短了 系统的开发时间，而同一平台能应用在多个领域，提高 了平台的资源复用率…。 针对平 台 FPGA设计 ，Xilinx公司推 出了 EDK (EmbeddedDevelopmentKit)，专 门用于 FPGA内部嵌 入式处理器、软硬件协 同设计工具，包含