教案17(讨论课)数字电路.pptVIP

1、用一片161或160实现小于16或10进制计数器的方法； 清零法、置数法 2、用多片161或160实现大于16或10进制计数器的方法； （1）M=N1×N2 串行进位法、并行进位法、整体置零法 （2）M≠N1×N2 整体置零法 74LS161、74LS160 一、 MN 时，M进制计数器的实现方法 （2）置数法：利用同步置数端LD 进行置数 （上节课留）练习：用74LS161实现6进制计数器。 例1：用两片160实现一100进制计数器。 1. 环形计数器 2. 扭环形计数器（约翰逊计数器） 6.3.3 顺序脉冲发生器 6.3.4 序列信号发生器 二、计数器+数据选择器→序列信号发生器 《数字电子技术》多媒体课件 电子信息研究室 复习 计数 1 1 1 1 保持（C=0） 0 X 1 1 X 保持（包括C） 1 0 1 1 X 预置数（同步） X X 0 1 置 0（异步） X X X 0 X 工作状态 D0~D3：预置数据输入端； C：进位输出端， 对74LS161，当计至1111时，C=1；16进制 对74LS160，当计至1001时，C=1。10进制 LD＇：同步预置数据控制端（低电平有效） ， 当LD＇=0且来时钟时，Q3Q2Q1Q0 置成D3D2D1D0的状态； ET EP D L R CLK D ￠ ￠ 74161/160 RD′—异步清0端 （低电平有效） 1、固定M进制计数器的实现方法 S0 S1 S2 SM-2 SM-1 SM SN-1 （1）清零法（置零法） 思路：保证有效循环中包含M个状态。 同步置零法(LD )： 异步清零法(RD )： 注意标明进位端 且D3D2D1D0=0000 例1（同步置零法）、 用计数器 74161 构成12进制计数器。 Q0 Q1 Q2 Q3 LD C CLK 74161 ET EP D0 D1 D2 D3 RD 1 1 CO 例2（异步清零法）、用74LS160实现6进制计数器。 解：∵ M＝6 ∴用S6使RD 有效 ∵ S6＝0110，故令 解：∵ M＝12 ∴用S11使LD 有效 ∵ S11＝1011，故令 Q0 Q1 Q2 Q3 C CLK 74160 ET EP D0 D1 D2 D3 RD 1 1 LD CO 置入最大值法：从S0开始计数，当计数到SM-2时使 LD′有效，将计数器下一个状态置成SN-1。 S0 S1 S2 SM-2 SM-1 SM SN-1 两种设计方法进位端均可用芯片进位端实现 S0 S1 SN-M-1 SN-M SN-3 SN-2 SN-1 置入最小值法：当计数到SN-1时使 LD′有效，将计数器下一个状态置成SN-M。 D3D2D1D0= SN-1 D3D2D1D0= SN-M a、用SN-1使 有效 b、用进位端C使 有效 解：方法a：令 LD′=（Q3Q2Q1Q0）′ 令D3D2D1D0=1010。 C 方法b：令LD′=C′，且D3D2D1D0=1010即可实现。 ∵ M＝6 ∴SN-M=S16-6=S10=1010 2、可控进制计数器的实现方法 （1）控制最小值法：控制有效循环的起始状态。 A=1时，当计数到SN-1时使 LD＇有效，将计数器下一个状态置成SN-M2。（D3D2D1D0= SN-M2) （A=0时，实现M1进制计数，A=1时，实现M2进制计数） A=0时，当计数到SM1-1时使 LD＇有效，D3D2D1D0= 0000。 （2）置零法：控制使LD＇有效的逻辑式。 A=0时，当计数到SN-1时使 LD＇有效，将计数器下一个状态置成SN-M1。（D3D2D1D0= SN-M1) A=1时，当计数到SM2-1时使 LD＇有效，D3D2D1D0= 0000。 题6.13 题6.15 P349题6.13：试分析计数器在M=1和M=0时各为几进制。 解： 此电路为控制最小值法设计 由电路可得：LD =（Q3Q0） 则S9=1001使LD 有效 （1）M=1时 D3D2D1D0=0100 （2）M=0时 D3D2D1D0=0010 则M1=10-4=6 则为8进制计数器。 则为6进制计数器。 则SN-M1=S4 则SN-M2=S2 则M2=10-2=8 P350题6.15：试分析计数器在A=1和M=0时各为几进制。 解： 此电路为同步置零法设计 由电路可得： LD′=（AQ3Q1