课件3-1-可编程逻辑器件的设计与开发.pdfVIP

可编程逻辑器件的设计过程 设计输入 原理图输入 使用元件符号和连线等描述 比较直观，但设计大规模的数字系统时则显得繁琐 HDL语言输入 逻辑描述功能强 成为国际标准，便于移植 原理图与HDL的联系和高级语言与汇编语言类 似 CPLD/FPGA 器件的设计一般可以分为设计输入、 设计实现、设计校验和下载编程四个步骤 设计实现 设计校验 综合和优化 优化：将逻辑化简，去除冗余项，减少设计所耗用的 功能仿真 资源 综合：将模块化层次化设计的多个文件合并为一个网 不考虑信号传输和器件的延时 表，使设计层次平面化 时序仿真 映射 把设计分为多个适合特定器件内部逻辑资源实现的逻 不同器件的内部延时不一样，不同的布局、 辑小块的形式 布线延时也会有比较大的不同 布局与布线 在线验证 将已分割的逻辑小块放到器件内部逻辑资源的具体位 置并利用布线资源完成各功能块之间的连接 利用实现手段测试器件最终功能和性能指标 生成编程文件 生成可供器件编程使用的数据文件 下载编程 使用查找表(LUT)技术和基于SRAM 的 FPGA 器件(如Altera 的FLEX、ACEX 、 APEX ，Xilinx 的Spartn、Vertex) ，下载 下载编程是将设计阶段生成的JEDEC 的编程数据将存入SRAM，而SRAM 掉电 文件或位流文件装入到可编程器件中。器 后所存数据将丢失，为此需将编程数据固化 件编程需要满足一定的条件，如编程电 入EEPROM 内。器件上电时，由器件本身 压、编程时序和编程算法等。 或微处理器控制EEPROM 将数据“配置”入 不能进行在系统编程(ISP)的CPLD 器件和 FPGA 器件。FPGA 调试期间，由于编程 数据改动频繁，没有必要每次改动都将编程 不能在线可重配置(ICR)的FPGA 器件，需 数据下载到EEPROM，此时可用下载电缆 要编程专用设备(编程器)完成器件编程。 将编程数据直接下载到 FPGA 内查看运行 结果，这种过程称为在线重配置ICR。 1 使用乘积项逻辑、基于EEPROM 或 Flash 工艺的CPLD 器件(如Altera 的 MAX 系列、Xilinx 的XC9500 系列以及 Lattice 的多数产品)进行下载编程