基于精确时延模型考虑缓冲器插入的互连线优化算法.pdfVIP

第 期 电 子 学 报 5 Voi . 33 No .5 年 月 2005 5 ACTA ELECTRONICA SINICA May 2005 基于精确时延模型考虑缓冲器插入的互连线优化算法 张轶谦，洪先龙，蔡懿慈 （清华大学计算机科学与技术系，北京 100084 ） 摘 要： 随着VLSI 电路集成度增大和特征尺寸的不断减小，连线的寄生效应不可忽略，互连线的时延在电路总 时延中占了很大的比例，成为决定电路性能的主要因素 在互连时延的优化技术中，缓冲器插入是最有效的减小连线 . 时延的方法. 本文提出了一个在精确时延模型下，在布线区域内给定一些可行的缓冲器插入位置，对两端线网进行拓 扑优化，并同时插入缓冲器以优化时延的多项式时间实现内的算法 我们的算法不但可以实现时延的最小化，也可以 . 在满足时延约束的条件下，最小化缓冲器的插入数目，从而避免不必要的面积和功耗的浪费. 关键词： 缓冲器插入；互连优化；布图；超大规模集成电路 中图分类号： 文献标识码： 文章编号： （ ） TN47 A 0372-2112 2005 05-0783-05 Simultaneous Routing and Buffer lnsertion Under Fixed Buffer Locations Based on Accurate Delay Models ， ， ZHANG Yi-gian HONG Xian-iong CAI Yi-ci （ ， ， ， ） Department of Computer Science and Technology Tsinghua Uniuersity Beij ing 100084 China ： ， Abstract For VLSI designs under deep submicron technoiogy it is weii known that interconnect deiay has become dominant factor in determining the overaii circuit performance . Buffer insertion is an efficient technigue for interconnect optimization . This paper presents an aig