IIR数字滤波器的FPGA实现.pdfVIP

维普资讯 第29卷 第2期 电气电子教学学报 Vo1．29 Nn2 2007年4月 J()l，RNALOFEEE Apr．2007 IIR数字滤波器的FPGA实现 朱幼莲，陶为戈 (江苏技术师范学院 电信学院，江苏 常州213001) 摘 要：本文介绍了IIR滤波器的FPGA实现方法，给出了IIR数字滤波器的时序控制、延时、补码乘法和累加 四个模块的设计方法，并用 VHD1和FPGA器件实现了IIR数字滤波。结果表明，这种实现方法扩展性好，灵活性强，速度快，专用资源少，在工程实际中有较好的应用 前景。 关键词：数字滤波；可编程逻辑器件；硬件描述语言 中图分类号：TN713+．7；TP311．5 文献标识码：A 文章编号：1008--0686{2007)02--0052--04 ImplementationofIIR DigitalFilterBasedonFPGA ZHU You-lian，TAO W ei-ge (CollegeofElectronicInformationEngineering，JiangsuTeachersUniversityofTechnology，Changzhou213001，China) Abstract：Therealizationmethodofainfiniteimpulseresponse(IIR)digitalfilterbasedonFPGA iSintro— duced．ThispaperproposesfourblocksofIIR，whichareclockcontrol，timedelay，multiplyandaddition， implementedIIR filterwithVHDLandFPGA device．Theresultsshow thatthemethodhasabetterappli— cationprospect，good expansibility，strongflexibilityandhighspeed．Thusthemethodhasthebetter applicationprospectinengineering． Keywords：digitalfilter；programmablelogicdevice；VHDL 处理领域得到广泛应用。多年来许多学者在 IIR数 0 引言 字滤波器的实现方法上作了大量的工作，并提出了 随着大规模集成电子和 EDA技术的快速发 一 些实现方法，如直接相乘累加法、ROM查表法， 展，FPGA／CPLD 已被广泛应用于实现全硬件的数 这些方法各有其不足之处。为此，本文介绍了一种 字信号处理器或相应电路模块。相对于传统的专用 由时序控制、延时、补码乘法和累加四个模块构成的 DSP器件，无论在技术性能、设计成本、运行速度还 FPG , A实现结构。该方法结合 了直接相乘累加和 是应用领域方面，基于FPGA的数字信号处理器性 ROM查表法的优点，设计灵活方便，且 占用FPGA 能优良，应用前景广阔。作者在文献Eli中介绍了 资源较少。 VHDL语言和CPLD实现FIR数字滤波器的设计 1 IIR数字滤波器原理和结构 方法。与FIR数字滤波器相比，由于 IIR数字滤波 器是零极点滤波器，其传输函数的极点可位