倒装芯片封装技术及内部应力检测技术探析.pdfVIP

理论与算法 2015.10 倒装芯片封装技术及内部应力检测技术探析 宣 慧 （南通富士通微电子股份有限公司，江苏南通，226006） 摘要：当前，倒装芯片封装技术已经成为相关领域的主流方法，但由于芯片、基板、焊球、下填料等材料具有差异化的热膨胀系 数，导致封装过程中极易引入热应力，不利于保持芯片的性能及其可靠性。采用有效方法能够对倒装封装过程中所产生的应力 进行检测，对于完善封装参数，提高产品可靠性，具有重要的现实意义。 关键词 ：芯片；倒装封装技术；内部应力；检测 The technology of flip chip packaging and internal stress detection Xuan Hui （Nantong Fujitsu microelectronics CO.,LTD.，Nantong,Jiangsu,226006） Abstract ： At present,flip chip packaging technology has become the mainstream method in related fields, but due to the chip,a substrate,solder ball, filler materials with different thermal expansion coefficient, resulting in the encapsulation process is very easy to introduce heat stress,is not conducive to maintaining the performance and reliability of the chip.The effective method can be used to detect the stress generated in the flip chip packaging process,and has important practical significance for improving the packaging parameters and improving the reliability of the product. Keywords ： chip;flip chip packaging technology;internal stress;detection 当前，在集成电路芯片封装中常用的三种封装技术包括：引 Cr 或 Ti 层，具有粘附凸点与焊盘的功能；扩散阻挡层为 Cu、Ni 线键合技术、载带自动键合技术、倒装芯片技术。其中，前两种技 或 Mo 层，避免凸点的金属越过了粘附层，同 Al 焊盘共同形成金 术的芯片焊盘被限于芯片周围，为此，I/O 数较低，倒装芯片技 属化合物；通常而言，导电层属于 Au、Cu 层，用于同导电相连。 术能够将芯片整个面积用以连接基板，因而有效提高了 I/O 数。 在凸点下采用 Ti：W-Cu 为 UBM 层。在 PbSn 凸点、Cu 层间形成 随着集成电路性能的逐步提高，I/O 数不断增加，较前两种技术 Cu-Sn IMC，并将凸点同UBM连接，同凸点不同，这些IMC极易碎， 不同，倒装芯片封装技术优势显著，不仅 I/O 密度高，而且互联 会对焊点可靠性造成不良影响，特别在 Sn 含量较高的无铅焊料 线短、互连自对准、散热性能佳、生产率高，这使得该技术成为该 中，这是由于 Ni、Cu 间 IMC 较 Sn、Cu 间 IMC 具有更缓慢的生长 领域极具吸