【嵌入式】2012.03.05嵌入式系统原理与设计.docVIP

课前复习： 判断某位是0还是1的方法： 6 5 4 3 2 1 0 x x x x x x x 位于上该位掩码 如果得到值为0，该位为0； 如果的到值非0，该位为1； 写程序时可使用语句： if(DAT15!=0)——位于上第5位的掩码，非零则该位为1 1…… else 0…. 二、SRAM介绍 1.存储矩阵 6 5 4 3 2 1 0 0 1 2 3 4 （立体存储结构） 8位存储器 地址（行地址+列地址） DRAM、FLASH、SRAM结构相同 图具体见书上P117页 2.位存储电路 一位需要1个电阻元件 6个MOS管 6*8*….. 金属氧化物半导体场效应管 开关：栅极 G 漏极 D 原级 S G高电平 DS导通，否则截止 SRAM存储电路： 写数据：选通信号为高电平，T5，T6导通 如果写1，D发出高电平，D#发低电平 当选通信号失效，T1截止，T2导通， T3，T4做负载使用 T4的内阻T2内阻 T3的内阻T1内阻 Q为高电平，由Vcc提供 Q#为低电平，由接地端提供 写1以及读取同理。 电路内部结构能理解多少理解多少。（老师这么说的。） 3.SRAM接口 SRAM地址线充足（行列地址可同时发出） DRAM（先发行地址，再发列地址） FLASH（发四次地址）地址和数据公用I/O总线 三、DRAM介绍 1.基本电路 图具体见书上P125页 写1：数据线加高电平，电容充电 写0：数据线加低电平，电容放电 读数据： 如果有放电电流，该位为1 如果无电流，该位为0 刷新（技术）： ①读数据时，电容放电需重写 ②电容容量小，易漏电，需定时刷新 SRAM比DRAM读取速度快的原因： ①DRAM电容充电放电存在延迟 ②DRAM存储单元在刷新过程中不能访问 ③SRAM地址线充足（行列地址可同时发出） 2.SDRAM原理 ①SDRAM芯片结构 优点： 1）提高存储器访问速度 2）节能（片选） 图具体见书上P125页 BA0 BA1————00 01 10 11————Bank选择信号 22=4 A0~A12 RAS#（行低电平） CAS#（列高电平） ——行地址 RAS#（行高电平） CAS#（列低电平） ——列地址 CLK——时钟 WE#——写使能选通信号 详见127页 ②SDRAM读操作： 1）发送行地址和行选通信号 tRCD(表示行地址发出到列地址发出的时间间隔) RCD也成为——RAS to CAS delay（间隔） tRCD =2————表示延时间为2个时钟周期 2）发送列地址和列选通信号，以及数据读命令，从命令发出到数据出现在总线上有延迟，这个延迟成为CAS延迟。用CL表示。 从发送地址到数据出现到总线上时长：tRCD +CL ③SDRAM写操作 1）发送行地址和行选通新号tRCD 2）发送到列地址和列选通新号，以及写命令，同时数据通过数据总线传给芯片，不存在CL延时。 神装工作站嵌入式相关资料，欢迎下载！ 《嵌入式相关资料》 一、分类 SRAM：静态随即存储器（cache） 存取速度会计，容量小，造价高，不需刷新 DRAM：动态随即存储器（内存） 造价低， 存取速度稍慢，存储单元需刷新 SDRAM：同步动态随机存储器 步时钟（上升沿或下降沿存取数据） DDR SDRAM：（Dual Data Rate 双倍速率） （上升沿和下降沿都可以读取数据） FLASH：闪存（外存） 速度慢，容量大，造价低 NAND FLASH：与非闪存 东芝 数据 NOR FLASH：或非闪存 Intel 代码 CE R/W Addr Data 数据线 地址线 片选 读/写 SDRAM之前 BANKM之前 BANKM之前 BANKM之前 BANKM之前